「いろこーでぃんぐ」に関連した中国語例文の一覧 -中国語例文検索

しかしながら、この自己調整型のルーティングメカニズム（N−ツリーアルゴリズム）では、経路情報を収集および配布する1つまたは複数のノードによって、制御経路情報を動的なメンバー間で周期的に交換することが要求される。

然而，这个自我调整型路由机制 (N叉树算法 )要求通过收集和传播路由信息的一个或多个节点，在动态成员之间周期性地进行控制路径信息的交换。 - 中国語 特許翻訳例文集

これらの画像処理機能のいくつかおよびその他の機能が、ロバート・クレメンスの概論「カメラ画像処理の基礎」（2001年5月，ロチェスター技術研究所（R．I．T．），イメージング・サイエンス・センター，デジタル・イメージング・アンド・リモート・センシング・グループおよびピクセルフィジクス インコーポレイテッドによりインターネット上で利用可能にされた）（非特許文献1）の中に記載されている。

在 2001年 5月 Robert Kremens，“Fundamental of Camera Image Processing”的摘要中描述了这些图像处理功能的几个和其他，通过 Rochester Institute of Technology(R.I.T)，Center for Imaging Science，Digital Imaging and Remote Sensing Group和 Pixelphysics，Inc.可在 Internet上获得。 - 中国語 特許翻訳例文集

プレコーディング動作は、さらに周波数計測可能なSMPSプラットフォーム885によって電力が供給された特定の回路および関連するロードを開発することができる。

预编码操作还可利用由频率可缩放的 SMPS平台 885供电的特定电路和相关联的负载。 - 中国語 特許翻訳例文集

代替として、メモリユニット301は、EEPROM（電気消去可能プログラマブル読取り専用メモリ）、EPROM（電気プログラマブル読取り専用メモリ）、ROM（読取り専用メモリ）、ASIC（特定用途向け集積回路）、磁気ディスク（たとえば、フロッピーディスク）、光ディスク（たとえば、CD−ROMまたはDVD−ROM）、メモリカード、フラッシュメモリおよび当技術分野でよく知られている他のものなど、他の回路タイプを備えることができ得る。

作为一种替代方式，存储器单元 301可以包括其他电路类型，诸如EEPROM(电可擦可编程只读存储器 )、EPROM(电可编程只读存储器 )、ROM(只读存储器 )、ASIC(专用集成电路 )、磁盘 (例如软盘 )、光盘 (例如 CD-ROM或者 DVD-ROM)、存储卡、快闪存储器和本领域中公知的其他类型。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、電気的コンポーネント、光学的コンポーネント、機械的コンポーネント、あるいは、ここで記述した機能を実施するように設計されたこれらの何らかの組み合わせを含んでいてもよく、そして、IC内に、ICの外部に、または双方に存在するコードまたは命令を実行してもよい。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件，或其经设计以执行本文中所描述的功能的任何组合，且可执行驻留于 IC内、IC外或两种情况下的代码或指令。 - 中国語 特許翻訳例文集

一般的には、本実施の形態では、MCUノードは、ALM技術を使用して、元のコンテンツパケットまたは一部分がミックスされたコンテンツパケットをALM経路に沿って動的にルーティングすることで、最小のエンドツーエンド遅延とミキシング負荷の分散とを達成する。

总之，本实施方式使用 MCU节点的 ALM技术沿 ALM路径动态路由原始内容数据包或部分混合的内容数据包，以实现最小的端到端延迟和混合负载的分布。 - 中国語 特許翻訳例文集

一般的には、本実施の形態では、MCUノードは、ALM技術を使用して、元のコンテンツパケットまたは一部分がミックスされたコンテンツパケットをALM経路に沿って動的にルーティングすることで、最小のエンドツーエンド遅延と、ミキシング負荷の分散とを達成する。

总之，本实施方式使用MCU节点的ALM技术沿ALM路径动态路由原始内容数据包或部分混合的内容数据包，以实现最小的端到端延迟和混合负载的分布。 - 中国語 特許翻訳例文集

ここに開示されている態様と関連して説明されている種々の例示的論理回路、論理ブロック、モジュールおよび回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理回路、離散ハードウェアコンポーネント、あるいは、ここに説明されている機能を実行するように設計されているこれらの組み合わせによって実現または実行可能である。

用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文所公开的方面而描述的各种示例性逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

図3の例示的な回路が2つ以上のスピーカ装置において使用される場合、各スレーブスピーカ装置のシステムクロックが互いに対してある期間にわたりドリフトする結果、スピーカ装置のそれぞれのオーディオデコーダの動作間でタイミング誤差（タイミングスキュー）が累積し、そこから生成されるオーディオ信号間に関連付けられた位相誤差が生じる。

当图 3的示例性电路用在两个或更多扬声器设备中时，每个从扬声器设备的系统时钟将相对于彼此随时间而漂移，并且在扬声器设备的相应音频解码器的操作之间产生定时误差 (定时偏斜 )的累积，并且在从其生成的音频信号之间产生相关联的相位误差。 - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

この第1の実施例では、各3個の差動増幅回路を2列毎に一括してアクティブにする動作を、対応するデータ転送回路18aと1対1対応で行う方が好ましいので、画像データ受信回路6aは、制御信号を発生する回路を備えない構成とし、その代わりに制御信号駆動回路群15を設けてある。

在该第一实施例中，优选与所对应的数据传输电路 18a一对一对应地进行按照每2列统一使各 3个差动放大电路为有源的工作，因此图像数据接收电路 6a构成为不具备产生控制信号的电路，代之设置有控制信号驱动电路组 15。 - 中国語 特許翻訳例文集

つまり、増幅トランジスタ23は、ソース端子がフローティング状態の垂直信号線VSLに接続されているだけであるので、ソースフォロワ回路の動作を行わない。

即，放大晶体管 23仅源极端子与浮动状态的垂直信号线 VSL连接，不进行源极跟踪器电路的动作。 - 中国語 特許翻訳例文集

さらに、受信回路2000は、レーンワイドクロック補償およびデコーディング回路261と、選択回路203と、ブロック同期回路263と、物理的媒体アクセス（「PMA」）副層回路262（例示的PMA回路ブロック0−Nが示される；PMA回路262は、データを非直列化する）と、ビットデマルチプレクシング（M／Nチャネル変換）回路270と、選択回路204と、物理的媒体依存（「PMD」）副層回路281（例示的回路ブロック281 0−Mが示される）と、を含む。

接收电路 2000还包括全通路时钟补偿和解码电路 261、选择电路 203、块同步电路 263、物理介质接入 (“PMA”)子层电路 262(示例 PMA电路块 0-N被示出；PMA电路 262将数据解串行 )、比特解复用 (M到 N通道转换 )电路 270、选择电路 204和物理介质相关(“PMD”)子层电路 281(示例电路块 2810-M被示出 )。 - 中国語 特許翻訳例文集

もし無線アダプター30に、プロセス制御ループ22において開回路が発生する原因となるような不具合が生じた場合、フィールド機器12は電源を失い、かつ制御室20との交信ができなくなる。

如果无线适配器 30以引起在过程控制环路 22中发生开路的方式发生故障，则现场设备 12将失去供电，并且将不能与控制室 20进行通信。 - 中国語 特許翻訳例文集

イベント検出器506は、オーディオ開始信号542を出力して、バッファリングされたオーディオデータの復号化及びサウンドの生成を開始するようにデコーダ回路514をトリガし、かつ／あるいは調整後のオーディオクロック信号540の周期に応じてDAC520を介してスピーカ530に対してPCMデータのクロック制御を開始するようにPCMデータバッファ516をトリガする。

事件检测器506可以输出音频开始信号 542来触发解码器电路 514开始解码缓存的音频数据并从其产生声音，和 /或触发 PCM数据缓冲器 516开始响应于经调整音频时钟信号 540的周期对通过 DAC 520到扬声器 530的 PCM数据进行定时。 - 中国語 特許翻訳例文集

局350において、データソース（示されていない）からのトラフィックデータ及び／又はコントローラ／セレクタ／プロセッサ370からのその他のデータ（例えば、フィードバック情報）をTXデータプロセッサ380によって処理（例えば、符号化、インターリービング、及びシンボルマッピング）し、パイロットシンボルと多重化し、TX空間プロセッサ382によって空間処理し、ユニット360によってさらに処理（例えば、変調及びコンディショニング）してRのRF信号を生成することができ、RのRF信号は、アンテナ要素352a乃至352rを介して送信することができる。

在站 350，来自数据源 (没有画出 )的业务数据和 /或来自控制器 /选择器 /处理器 370的其它数据 (例如，反馈信息 )可以由 TX数据处理器 380进行处理 (例如，编码、交织和符号映射 )，与导频符号进行复用，然后由 TX空间处理器 382进行空间处理，并由单元 360做进一步处理 (例如，调制和调节 )以生成 R个射频信号，其中这些射频信号可以经由天线单元 352a到 352r进行发射。 - 中国語 特許翻訳例文集

さらなるグローバル反復が求められる場合、データ出力226はチャネル検出器211にフィードバックされ、チャネル検出器211とデコーダ回路296の両方を通って再処理される。

在需要另外的全局迭代的情况下，数据输出 226被反馈到信道检测器 211，其中通过信道检测器 211和解码器电路 296对其进行重新处理。 - 中国語 特許翻訳例文集

受信器3はハードディスク13を有し、これは、より詳細に後述されるように、記録およびその後の再生のため、受信テレビ番組を表わす圧縮されたビデオおよびオーディオデータを前方誤り訂正回路12から受信する。

接收机 3包括硬盘 13，它从前向纠错电路 12接收代表所接收电视节目的压缩视频和音频数据，用于记录和随后的重放，如在下文中将更详细地描述的。 - 中国語 特許翻訳例文集

アドレスデコーダ部40のアドレスデコーダ回路41は、設定されたアドレスと一致したアドレスが入力されたタイミングでアクティブ（Highレベル）となる信号を出力し、アドレスデコーダ回路41と接続されたスイッチSW1〜SW6をオン状態にする。

在输入与预设地址一致的地址以接通连接到地址解码器电路 41的各个开关 SW1到 SW6时的定时，地址解码器部分 40的每个地址解码器电路 41输出变为有效 (高电平 )的信号。 - 中国語 特許翻訳例文集

しかし決定サポート方法は、汎用または専用コンピュータ、プログラムされたマイクロプロセッサまたはマイクロコントローラ、周辺集積回路素子、特定用途向け集積回路または他の集積回路、ハードウェア／電子論理回路、たとえば個別素子回路、プログラマブル・ロジック・デバイス、たとえばプログラマブル・ロジック・アレイ、フィールド・プログラマブル・ゲート・アレイなどの上で実施しても良い。

然而，还可以在通用或专用计算机、编程微处理器或微控制器、外围集成电路元件、专用集成电路或其他集成电路、硬件 /电子逻辑电路 (诸如离散元件电路 )、可编程逻辑器件 (诸如可编程逻辑阵列 )、现场可编程门阵列等上实现判定支持方法。 - 中国語 特許翻訳例文集

このような回路は、無線通信装置のアンテナから信号を受信し、受信信号を無線通信装置の受信パスにルーティングすることができる。

这种电路可以接收来自无线通信设备的天线的信号，并将接收的信号路由到无线通信设备的接收路径。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

従って、この実施例では、送信通信装置の処理回路は、受信装置からの入力なしでプリコーディング・マトリクスを選択或は生成する。

因此，在这个实施例中，传送通信装置的处理电路选择或生成预编码矩阵而无需来自接收装置的输入。 - 中国語 特許翻訳例文集

812に示すように、IFで複数のアンテナ信号を合成することによって、BW＝2＊B（一般に、BW＝M＊B）の単一IF−BBダウンコンバージョンチェーン814を共有することが可能になり、両方のアナログフィルタ、アナログ増幅器／減衰器、およびデジタル回路要素の節約をもたらす。

如在 812处所描绘，通过在 IF处组合多个天线信号，有可能共享 BW＝ 2*B(一般 BW＝ M*B)的单一 IF到 BB下变频转换链 814，从而导致节省了模拟滤波器、模拟放大器 /衰减器和数字电路两者。 - 中国語 特許翻訳例文集

図1中のトランシーバ10の別の実施形態（図示せず）では、トランシーバ10のアナログ機能およびディジタル機能は、両方とも、システム・オン・チップ（SOC）と呼ばれる1つの集積回路上で実行される。

在图 1未展示的收发器 10的另一实施例中，收发器 10的模拟功能与数字功能两者均在被称为芯片上系统 (SOC)的单个集成电路上执行。 - 中国語 特許翻訳例文集

これらのマルチプレクサ出力は、今の例では、それぞれのMPEG-2エンコーダ53−1、53−2に、それからグラフィックコントローラ41に経路制御される。

在本实施例中，这些复用器输出分别被路由到各自的 MPEG-2编码器 53-1、53-2，并且随后被路由到图形控制器 41。 - 中国語 特許翻訳例文集

アドレスデコーダ部40は、設定されたアドレスと一致したアドレスが入力されたタイミングでアクティブ（Highレベル）となる信号を出力するアドレスデコーダ回路41を複数備えている。

地址解码器部分 40包括多个地址解码器电路 41，其在输入与预设地址一致的地址时的定时，输出变为有效 (高电平 )的信号。 - 中国語 特許翻訳例文集

複数のアンテナは、フェージング、マルチパス、干渉など、有害な経路効果に対するダイバーシティ(diversity)を提供するために使用されることができる。

所述多个天线可用于提供抵抗例如衰退、多路径、干扰等有害路径效应的分集。 - 中国語 特許翻訳例文集

本願に包含されている再生装置の発明、集積回路の発明、再生方法の発明、プログラムの発明は、パッケージメディアに対応するプレーヤ機器として実施することができる。

包含在本申请中的再生装置的发明、集成电路的发明、再生方法的发明、程序的发明能够作为对应于打包介质的播放器设备实施。 - 中国語 特許翻訳例文集

さらに、コントローラ510の機能は、アプリケーション層、データスタック、HTTPスタックにおいて、オペレーティングシステム（OS）レベルにおいて、インターネットブラウザアプリケーションにおいて、又は特定用途向け集積回路（ASIC）において統合することができる。

此外，控制器 510的功能可整合在应用层、数据栈、HTTP栈中、整合在操作系统 (OS)级、整合在互联网浏览器应用中、或专用集成电路 (ASIC)中。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

レンダリング・モジュール122は、プロセッサ202の内部として、ディスプレイ210の一部としてまたは、別々の回路、ソフトウェア、またはモバイル・デバイス102上の表示のための広告をレンダリングするように構成された本明細書に記載のモジュールを用いることで実装され得る。

处于处理器 202的内部； 作为显示器 210的一部分； - 中国語 特許翻訳例文集

一実施形態では、送信器12および受信器13の機能は、アナログ無線周波数（RF）トランシーバ集積回路（IC）19およびディジタル・ベースバンドIC20の両方において実行される。

在一个实施例中，发射器 12及接收器 13的功能是在模拟射频 (RF)收发器集成电路 (IC)19上及在数字基带 IC 20两者上执行。 - 中国語 特許翻訳例文集

本明細書の開示に関連して説明された、様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラム可能な論理回路、個別的なゲートもしくはトランジスタ論理、個別的なハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組み合わせを用いて実施または実行することができる。

可以使用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑设备、分立门或者晶体管逻辑、分立硬件部件或者其任意组合，来实现或执行结合本文的公开内容所描述的各种示例性的逻辑框、模块和电路。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

さらに、本明細書で開示される態様に関連して説明される様々な例示的ロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または他のプログラム可能論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素、あるいは本明細書に記載の機能を実施するように設計されたそれらの任意の適切な組合せと共に実装または実施することができる。

另外，可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何合适的组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑、逻辑块、模块以及电路。 - 中国語 特許翻訳例文集

【図15】図15は、節制スケジューリング遅延（ディレイ）および合理的（L1）チャネル方向情報（channel direction information：CDI）ペイロードのためのシミュレーションのプロットを描写する。

图 15描绘了针对适度的调度延迟和合理的 (L1)信道方向信息 (CDI)有效载荷的仿真图。 - 中国語 特許翻訳例文集

本文書において開示される態様に関連して説明される種々の例示的論理ブロック、モジュールおよび回路は、汎用コンピュータ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラム可能論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウエアコンポーネント、あるいはここで説明された機能を実行するように設計されたこれらの任意の組合せによって実現または実行され得る。

结合本文献中所揭示的方面而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。 - 中国語 特許翻訳例文集

CPU書き込みレジスタR（401）、カウンタスタートパルス生成回路R（407）、VD同期レジスタR（408）は、図3の説明と同じ動作であるが、奇数フィールドに対する偶数フィールドの読み出し開始行の差分であるオフセット値のレジスタが追加される。

CPU写入寄存器 R(401)、计数器开始脉冲产生电路 R(407)和VD同步寄存器 R(408)的操作与参考图 3描述的那些操作相同。 - 中国語 特許翻訳例文集

ソフトウェアで実施される場合に、ソフトウェアを、マイクロプロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、またはディジタル信号プロセッサ（DSP）など、1つまたは複数のプロセッサを使用して実行することができる。

如果以软件实施，则可使用一个或一个以上处理器执行软件，例如，微处理器，专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或数字信号处理器 (DSP)。 - 中国語 特許翻訳例文集

以下の式（1）を使用して、最小数のOFDMシンボルを充てんし、媒体アクセス制御（MAC）ペイロードを送信するためのパディングビットの数を計算することができる。

下面的等式 (1)能够用于计算填充比特的数量，以便填满用于传送媒体访问控制或 MAC有效载荷的最小数量的 OFDM符号。 - 中国語 特許翻訳例文集

例えば、1つのタイプのバックプレッシャーメッセージは、イーサネット（登録商標）もしくはマルチキャストトラフィックと関連するVOQに、またはデータ通信システムのインターネットプロトコルセキュリティ（IPSEC）回路カードのようなサービスI／Oブレードと関連するVOQにマッピングすることが可能である。

例如，一种类型的背压消息可映射到与以太网或多播业务相关联的 VOQ或者与数据通信系统的诸如因特网协议安全(IPSEC)电路卡的服务 I/O刀片相关联的 VOQ。 - 中国語 特許翻訳例文集

Ndbpsが整数値でない場合は、多くのペイロードサイズが非整数値の数のパディングビットとなる、又はOFDMシンボルの数を超える符号化されたビット数となることが考えられる。

如果Ndbps不是整数，则许多有效载荷大小能够引起非整数数量的填充比特或者超过 OFDM符号数量的已编码比特的数量。 - 中国語 特許翻訳例文集

復調器の一部として又は追加として、RX AFE504は、低雑音増幅器（LNA）と、ミキサと、ベースバンドフィルタ（BBF）と、アナログ−デジタル変換器（ADC）と、位相同期回路式局部発振器（PLL／LO）と、を含むことができる。

作为解调器的一部分或其补充，RX AFE 504可包括低噪声放大器 (LNA)、混频器、基带滤波器 (BBF)、模数转换器 (ADC)、以及基于锁相环的本机振荡器 (PLL/LO)。 - 中国語 特許翻訳例文集

複数のフィルタを使用する復号およびフィルタリング・モジュール564は、プロセッサ510内に存在するか、ハードウェア画像処理パイプライン（図示されず）を伴う個別のデバイスあるいは回路であるか、あるいはそれらの組み合わせである。

所述使用多个滤波程序的解码及滤波模块 564可处于处理器 510中，或可为沿硬件图像处理管线 (未图示 )的单独装置或电路，或其组合。 - 中国語 特許翻訳例文集

コードまたは命令は、1つまたは複数のDSP、汎用マイクロプロセッサ、ASIC、フィールドプログラマブル論理アレイ（FPGA）、あるいは他の等価な集積またはディスクリート論理回路など、1つまたは複数のプロセッサによって実行され得る。

代码或指令可由一个或一个以上处理器执行，例如一个或一个以上 DSP、通用微处理器、ASIC、现场可编程逻辑阵列 FPGA或其它等效集成或离散逻辑电路。 - 中国語 特許翻訳例文集

コードまたは命令は、1つまたは複数のDSP、汎用マイクロプロセッサ、ASIC、フィールドプログラマブル論理アレイ（FPGA）、あるいは他の等価な集積またはディスクリート論理回路など、1つまたは複数のプロセッサによって実行され得る。

代码或指令可通过一个或一个以上处理器执行，例如，一个或一个以上 DSP、通用微处理器、ASIC、现场可编程逻辑阵列 (FPGA)或其它等效集成或离散逻辑电路。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関連して説明した様々な例示の論理、論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、書き換え可能なゲート配列（FPGA）、または他のプログラム可能論理回路、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書に記載の機能を実行するよう設計されたこれらのいかなる組合せでも実施または実行することができる。

结合本文公开的实施例所描述的各种说明性的逻辑、逻辑块、模块以及电路可以用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或者其任意组合来实现或执行。 - 中国語 特許翻訳例文集