「いんぺいする」に関連した中国語例文の一覧 -中国語例文検索

行方を隠蔽する．

隐蔽行迹 - 白水社 中国語辞典

37. 前記一連の隠蔽出力を生成する前記隠蔽出力生成ステップが、第1のチャレンジ（sj）に複数の置換関数を適用して、対応する複数の内部チャレンジ（208）を生成するステップと、内部チャレンジそれぞれをPUF回路に適用して、前記第1のチャレンジに対応する前記一連の隠蔽出力のサブセット、における対応する隠蔽出力（hji）、を生成するステップと、前記第1のチャレンジに対応する前記一連の隠蔽出力のサブセット、における前記隠蔽出力を比較するステップと、を含んでいる、請求項36に記載の方法。

37.根据权利要求 36所述的方法，其中生成所述隐藏输出系列还包括： 对第一口令 (sj)应用多个置换函数以生成对应的多个内部口令 (208)； - 中国語 特許翻訳例文集

36. 前記一連の隠蔽出力を生成する前記隠蔽出力生成ステップが、前記一連のチャレンジにおけるチャレンジそれぞれに対応する一連の隠蔽出力のサブセット（hji）、を生成するステップ、を含んでいる、請求項22に記載の方法。

36.根据权利要求 22所述的方法，其中生成所述隐藏输出系列包括生成与所述口令系列中的每个口令对应的隐藏输出 (hji)子系列。 C - 中国語 特許翻訳例文集

ステップS143の処理が終了すると、隠ぺい部235は、処理をステップS145に進める。

如果步骤 S143中的处理结束，则隐藏单元 235使流程前进到步骤 S145。 - 中国語 特許翻訳例文集

34. 前記一連の隠蔽出力を生成する前記隠蔽出力生成ステップが、物理的複製不可能関数（PUF）回路を使用して前記一連の隠蔽出力を生成するステップ、を含んでいる、請求項22に記載の方法。

34.根据权利要求 22所述的方法，其中生成隐藏输出系列包括使用物理不可克隆功能电路生成所述隐藏输出系列，所述物理不可克隆功能电路即 PUF电路。 - 中国語 特許翻訳例文集

隠蔽出力生成器は、第1のPUF出力と第2のPUF出力とを比較するように構成されている比較回路を含んでおり、比較の結果が第1のチャレンジに対応する隠蔽出力を形成する。

比较电路，被配置为对第一 PUF输出和第二 PUF输出进行比较，所述比较的结果形成对应于第一口令的隐藏输出。 - 中国語 特許翻訳例文集

22. 認証局を使用して集積回路を認証する方法であって、前記集積回路において、一連のチャレンジ（sj）を生成するチャレンジ生成ステップと、一連の隠蔽出力（hj；hji）を生成する隠蔽出力生成ステップであって、隠蔽出力それぞれが、前記一連のチャレンジにおける対応するチャレンジの関数である、前記隠蔽出力生成ステップと、複数の応答部分を含んでいる応答シーケンス（128；228）を生成する応答シーケンス生成ステップであって、応答部分それぞれが、対応する複数の隠蔽出力の関数である、前記応答シーケンス生成ステップと、を実行する手順、を含んでいる、方法。

生成隐藏输出 (hj；hji)系列，每个隐藏输出是所述口令系列中对应的口令的函数； 以及生成包括多个响应部分的响应序列 (128；228)，每个响应部分是对应的多个隐藏输出C的函数。 - 中国語 特許翻訳例文集

一連の隠蔽出力を生成するステップは、物理的複製不可能関数（PUF）回路を使用して一連の隠蔽出力を生成するステップを含んでいる。

生成隐藏输出系列包括使用物理不可克隆功能 (PUF)电路生成所述隐藏输出系列。 - 中国語 特許翻訳例文集

13. 前記一連の隠蔽出力のサブセットにおける前記隠蔽出力（hji）を比較するように構成されている比較回路（242）、をさらに備えている、請求項12に記載の集積回路。

13.根据权利要求 12所述的集成电路，还包括比较电路 (242)，该比较电路 (242)被配C置为对所述隐藏输出的子系列中的多个隐藏输出 (hji)进行比较。 - 中国語 特許翻訳例文集

応答シーケンスにおける応答部分それぞれは、対応する複数の隠蔽出力の非線形関数である。

所述响应序列中的每个响应部分是对应的多个隐藏输出的非线性函数。 - 中国語 特許翻訳例文集

第1の従来技術の手法は、Iフレームの後の前にコーディングされたすべてのフレーム内のすべてのマクロブロックの隠蔽歪み（concealment distortion）のストレージを必要とする、予期される歪みを判定する方法を使用する。

第一现有技术途径使用一种用于确定期望失真的方法，所述方法需要在 I帧之后的所有先前编码的帧中存储所有宏块的隐藏失真。 - 中国語 特許翻訳例文集

8. 前記応答シーケンスにおける応答部分それぞれが、前記対応する複数の隠蔽出力における、値1を有するビットの数に基づいて求められる、請求項7に記載の集積回路。

8.根据权利要求 7所述的集成电路，其中基于在对应的所述多个隐藏输出中具有等于1的值的多个位来确定所述响应序列中的每个响应部分。 - 中国語 特許翻訳例文集

隠蔽出力生成器は、一連のチャレンジにおける第1のチャレンジに基づいて内部チャレンジを生成するように構成されているビット拡張回路を含んでおり、内部チャレンジは第1のチャレンジよりも長い。

所述隐藏输出生成器包括： 位扩展电路，被配置为基于所述口令系列中的第一口令生成内部口令，所述内部口令长于所述第一口令。 - 中国語 特許翻訳例文集

7. 前記応答シーケンスにおける応答部分それぞれが、前記対応する複数の隠蔽出力の非線形関数である、請求項1に記載の集積回路。

7.根据权利要求 1所述的集成电路，其中所述响应序列中的每个响应部分是对应的所述多个隐藏输出中的非线性函数。 - 中国語 特許翻訳例文集

17. 各PUF出力（H（sj））を対応する極性ビット（tj）と比較するように構成されている比較回路（142）であって、各比較の結果が隠蔽出力を形成する、前記比較回路、をさらに備えている、請求項16に記載の集積回路。

17.根据权利要求 16所述的集成电路，还包括比较电路 (142)，该比较电路 (142)被配置为将每个 PUF输出 (H(sj))与对应的极性位 (tj)进行比较，每次比较的结果形成隐藏输出。 - 中国語 特許翻訳例文集

33. 前記応答シーケンスを生成する前記応答シーケンス生成ステップが、前記応答シーケンスにおける応答部分それぞれについて、前記対応する複数の隠蔽出力に対して非線形関数を適用するステップ、を含んでいる、請求項22に記載の方法。

33.根据权利要求 22所述的方法，其中生成所述响应序列包括： 针对所述响应序列中的每个响应部分，对对应的所述多个隐藏输出运行非线性函数。 - 中国語 特許翻訳例文集

14. 前記隠蔽出力生成器（204）が、それぞれが前記一連のチャレンジにおける第1のチャレンジに基づいてPUF出力を生成するように構成されている第1のPUF回路（210a）および第2のPUF回路（210b）と、前記第1のPUF回路によって生成される前記PUF出力（H1（sj））と、前記第2のPUF回路によって生成される前記PUF出力（H2（sj））とを比較するように構成されている比較回路（142）であって、前記比較の結果が前記第1のチャレンジに対応する前記隠蔽出力（hj）を形成する、前記比較回路と、を備えている、請求項10に記載の集積回路。

第一 PUF电路 (210a)和第二 PUF电路 (210b)，每个 PUF电路被配置为基于所述口令系列中的第一口令生成 PUF输出； 以及比较电路 (142)，被配置为对由所述第一 PUF电路生成的 PUF输出 (H1(sj))和由所述第二 PUF电路生成的 PUF输出 (H2(sj))进行比较，所述比较的结果形成对应于所述第一口令的隐藏输出 (hj)。 - 中国語 特許翻訳例文集

15. 前記PUF回路（410）が、前記一連のチャレンジにおける第1のチャレンジに基づいて第1のPUF出力（H1（sj））を生成し、前記一連のチャレンジにおける第2のチャレンジに基づいて第2のPUF出力（H1（LFSR（sj）））を生成するように、構成されており、前記隠蔽出力生成器（404）が、前記第1のPUF出力と前記第2のPUF出力とを比較するように構成されている比較回路（142）、をさらに備えており、前記比較の結果が、前記第1のチャレンジに対応する前記隠蔽出力（hj）を形成する、請求項10に記載の集積回路。

15.根据权利要求 10所述的集成电路，其中所述 PUF电路 (310)被配置为基于所述口令系列中的第一口令生成第一 PUF输出 (H1(sj))以及基于所述口令系列中的第二口令生成第二 PUF输出 (H1(LFSR(sj)))，以及其中所述隐藏输出生成器(304)还包括比较电路(142)，该比较电路(142)被配置为对所述第一 PUF输出和所述第二 PUF输出进行比较，所述比较的结果形成对应于所述第一口令的隐藏输出 (hj)。 - 中国語 特許翻訳例文集

2. 前記少なくとも2つのディスプレイ（120，124）は重複しており、前記相対的な移動は、前記表示領域を変化させるために、前記少なくとも2つのディスプレイ（120，124）のうちの1つのディスプレイの部分を露出させ又は隠蔽することを特徴とする請求項1に記載の方法。

2.根据权利要求1所述的方法，其中，所述显示器(120，124)交叠，并且其中，所述相对移动使所述显示器 (120，124)之一的一部分暴露或隐蔽，以改变所述显示区域。 - 中国語 特許翻訳例文集

しかし、異なるフィールド（例えば1と3と4等）に代わるm個のスライスが正しく受信されている場合には、使用可能なマクロブロックに欠損マクロブロックが空間的に隣接している、または包囲されていると仮定すると、デコーダ（例えばH．264／AVCデコーダ）のエラー隠蔽機能は隣接ピクセルを補間し、欠損ピクセルを推定可能であろう。

但是，如果针对不同场 (例如 1、3、4等 )的 m个片段已被正确地接收，则假如丢失宏块在空间上与可获得的宏块相邻或被可获得的宏块所围绕，则解码器 (例如 H.264/AVC解码器 )的差错隐藏功能将能够内插相邻的像素以估计出丢失的像素。 - 中国語 特許翻訳例文集

16. 前記隠蔽出力生成器（104）が、前記一連のチャレンジにおける第1のチャレンジ（sj）に基づいて内部チャレンジ（108）を生成するように構成されているビット拡張回路（106）、をさらに備えており、前記内部チャレンジが前記第1のチャレンジよりも長く、前記PUF回路（110）が、前記内部チャレンジに基づいてPUF出力（111）を生成するように構成されている、請求項10に記載の集積回路。

16.根据权利要求 10所述的集成电路，其中所述隐藏输出生成器 (104)还包括位扩展电路 (106)，该位扩展电路 (106)被配置为基于所述口令系列中的第一口令 (sj)生成内部口令，所述内部口令长于所述第一口令； 其中所述 PUF电路 (110)被配置为基于所述内部口令生成 PUF输出 (111)。 - 中国語 特許翻訳例文集