「かいろかいせき」に関連した中国語例文の一覧 -中国語例文検索

色空間領域21は赤色空間領域内にあり、図4の領域11内の蛍光光線に対応する。

色彩空间区域 21呈红色并且对应于图 4区域 11中的荧光。 - 中国語 特許翻訳例文集

通信装置10は、データ処理部11、変調生成回路12、搬送波生成回路13、変調器14、送信アンプ15、アンテナ16、検波回路17および復調回路18を備え、図10に示した構成と同じ構成を有している。

通信设备 10具有数据处理单元 11、调制产生电路 12、载波产生电路 13、调制器14、传输放大器 15、天线 16、检测电路 17和解调电路 18，并具有与图 10所示的结构相同的结构。 - 中国語 特許翻訳例文集

彼の顔色が黄色く生気がないのを見ると，まるで長患いをしてまだ回復していない患者のようだ．

见他面色腊黄，恰似久病不愈的患者。 - 白水社 中国語辞典

21. 集積回路を備える、請求項11に記載の装置。

21.根据权利要求 11所述的设备，其中所述设备包含集成电路。 - 中国語 特許翻訳例文集

なお、タイミング制御回路200は、特許請求の範囲に記載の制御信号生成回路の一例である。

应注意，定时控制电路 200是在权利要求中描述的控制信号产生电路的示例。 - 中国語 特許翻訳例文集

制御部108は、例えば、MPUや、各種処理回路が集積された集積回路などで構成され、送信装置100全体を制御する役目を果たす。

控制单元 108例如由 MPU或集成各种处理电路的集成电路构成，并且控制整个发送设备 100。 - 中国語 特許翻訳例文集

画素部111、垂直駆動回路112、カラム処理回路113、出力回路114、および、制御回路115は、図示せぬ半導体基板（チップ）上に形成されている。

像素部 111，垂直驱动电路 112，列处理电路 113，输出电路 114以及控制电路 115形成在半导体基板 (芯片 )(未示出 )上。 - 中国語 特許翻訳例文集

25. 前記集積回路を登録する集積回路登録ステップ、をさらに含んでいる、請求項22に記載の方法。

25.根据权利要求 22所述的方法，还包括登记所述集成电路。 - 中国語 特許翻訳例文集

クロック回路35は発振器とPLLで構成され、前記クロック回路35の前記PLLと前記発振器とは、制御部36からの信号Eで動作する。

时钟电路 35由振荡器和 PLL形成，并且时钟电路 35的振荡器和 PLL利用来自控制部件 36的信号 E进行操作。 - 中国語 特許翻訳例文集

半導体基板SUB2Aには、複数の回路ブロック200を制御するための制御回路210、並びに、回路ブロック200の出力のためのデマルチプレクサ（DEMUX）220、レジスタ群230、転送線240、および出力回路250が形成される。

在半导体基底 SUB2A上形成控制多个电路块 200的控制电路 210、用于解多路复用电路块 200的输出的解多路复用器 (DEMUX)220、寄存器 230、传送线 240、以及输出电路250。 - 中国語 特許翻訳例文集

SW切り替え回路228は、SW224のオン／オフの切り替えの制御を行う。

SW切换电路 228控制 SW 224的通 /断切换。 - 中国語 特許翻訳例文集

SW切り替え回路828は、SW824のオン／オフの切り替えの制御を行う。

SW切换电路 828控制 SW 824的通 /断切换。 - 中国語 特許翻訳例文集

さらに、受信回路2000は、レーンワイドクロック補償およびデコーディング回路261と、選択回路203と、ブロック同期回路263と、物理的媒体アクセス（「PMA」）副層回路262（例示的PMA回路ブロック0−Nが示される；PMA回路262は、データを非直列化する）と、ビットデマルチプレクシング（M／Nチャネル変換）回路270と、選択回路204と、物理的媒体依存（「PMD」）副層回路281（例示的回路ブロック281 0−Mが示される）と、を含む。

接收电路 2000还包括全通路时钟补偿和解码电路 261、选择电路 203、块同步电路 263、物理介质接入 (“PMA”)子层电路 262(示例 PMA电路块 0-N被示出；PMA电路 262将数据解串行 )、比特解复用 (M到 N通道转换 )电路 270、选择电路 204和物理介质相关(“PMD”)子层电路 281(示例电路块 2810-M被示出 )。 - 中国語 特許翻訳例文集

次に、図3〜図6を参照して、各回路の構成を具体的に説明する。

接着参照图 3～图 6，具体说明各电路的构成。 - 中国語 特許翻訳例文集

集積回路の製造には多くの微細加工技術が用いられている。

很多微加工技术被用于集成电路的制造上。 - 中国語会話例文集

第1回路ブロック180_1のnMOS182のドレインを第2回路ブロック180_2のpMOS185のゲートへ接続し、第2回路ブロック180_2のnMOS184のドレインを第1回路ブロック180_1のpMOS183のゲートへ接続した襷掛け接続構造を採っている。

第一电路块 180_1和第二电路块 180_2交叉耦合，其中第一电路块 180_1的 nMOS182的漏极连接到第二电路块 180_2的 pMOS185的栅极，并且第二电路块 180_2的 nMOS184的漏极连接到第一电路块 180_1的 pMOS183的栅极。 - 中国語 特許翻訳例文集

中国共産党第11期中央委員会第3回全体会議以来次第に形成された新しい路線．（経済改革と対外開放路線．）

三中全会路线 - 白水社 中国語辞典

1行目に配置されたセンス回路121−10，121−11、・・・が接続された転送線141−1に判定結果集積回路151−1が接続されている。

判决结果 IC 151-1连接到位于第 1行的感测电路 121-10、121-11、......连接到的传送线 141-1。 - 中国語 特許翻訳例文集

カラム回路群14の各カラム回路に、A／D（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。

列电路组 14中的每个列电路可具有 A/D(模数 )转换功能。 - 中国語 特許翻訳例文集

さらに、第1スイッチ回路22aの第1並列共振回路26aに複数の第1PINダイオード28aが並列に接続され、第2スイッチ回路22bの第2並列共振回路26bに複数の第2PINダイオード28bが並列に接続されている。

而且，第一开关电路 22a的第一并联谐振电路 26a具有多个并联第一 PIN二极管28a，而第二开关电路 22b的第二并联谐振电路 26b具有多个并联第二 PIN二极管 28b。 - 中国語 特許翻訳例文集

同様に、第3スイッチ回路22cの第3並列共振回路26cに複数の第3PINダイオード28cが並列に接続され、第4スイッチ回路22dの第4並列共振回路26dに複数の第4PINダイオード28dが並列に接続されている。

类似地，第三开关电路 22c的第三并联谐振电路 26c具有多个并联第三 PIN二极管 28c，而第四开关电路 22d的第四并联谐振电路 26d具有多个并联第四 PIN二极管 28d。 - 中国語 特許翻訳例文集

【図7】実施例2に係るPB比較器の構成例を示す回路図

图 7是示出根据第二实施例的 PB比较器的示例性配置的电路图。 - 中国語 特許翻訳例文集

【図8】実施例2に係るPK比較器の構成例を示す回路図

图 8是示出根据第二实施例的 PK比较器的示例性配置的电路图。 - 中国語 特許翻訳例文集

そして、基準電圧線Vrefおよびデータ線10をプリチャージするプリチャージ回路46が設けられ、制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且还设有对基准电压线 Vref和数据线 10进行预充电的预充电电路46，在经由逻辑匹配电路 48与控制端 47连接的控制信号线 21也设有预充电电路 49。 - 中国語 特許翻訳例文集

ここで、第1の論理回路部121は、ノイズマージンが高くて、安定した特性を得るためのシュミットトリガー回路で構成し、第2の論理回路部122は、第1の論理回路部121の出力値により順次出力が可能なフリップフロップ回路で構成することができる。

这里，第一逻辑电路单元 121可以包含施密特触发电路，用于获得具有高噪声容限的稳定特性，而第二逻辑电路单元 122可以包含触发器电路，其能够根据第一逻辑电路单元 121的输出值进行连续输出。 - 中国語 特許翻訳例文集

タイミング発生回路18は、メモリ制御回路22及び中央制御回路50の制御の下、撮像素子14、A／D変換器16、D／A変換器26にクロック信号や制御信号を供給する。

在存储器控制电路 22和中央控制电路 50的控制下，时序发生电路 18向摄像单元14、A/D转换器 16和 D/A转换器 26供给时钟信号和控制信号。 - 中国語 特許翻訳例文集

ステップS102でTSタイプは「TSなしタイプ」であると判定された場合、ステップS103において、符号化回路312は、ビデオ合成回路311から供給される画像信号を符号化し、VS_TYPE生成回路21から供給されるVS_TYPEを付加する。

如果在步骤 S102中确定 TS类型是“非 TS类型”，则在步骤 S103中，编码电路 312对视频组合电路 311所提供的图像信号进行编码，并添加 VS_TYPE生成电路 21所提供的VS_TYPE。 - 中国語 特許翻訳例文集

【図5】前記図4で示す動作を行うDCオフセット補正回路および補正制御回路の一構成例を示す図である。

图 5是表示进行图 4所示的动作的 DC偏移修正电路以及修正控制电路的一结构例的图。 - 中国語 特許翻訳例文集

しかし、各積分回路Snの出力電圧値を保持回路Hnにより保持した後であれば、各保持回路Hnから電圧値を読み出している期間に、リセット制御信号Resetをハイレベルとして各積分回路Snを初期化してもよい。

然而，如为将各积分电路 Sn的输出电压值通过保持电路Hn予以保持之后的话，则也可在从各保持电路Hn读出电压值的期间，将重设控制信号 Reset作为高电平而将各积分电路 Sn初期化。 - 中国語 特許翻訳例文集

前述したように、各画素DPXは、対応するセンス回路121を含む支持回路の上に、異なる半導体基板で積層されて形成される。

如上所述，将各个像素 DPX布置在包括相关联的感测电路 121的支撑电路上的不同半导体基底上。 - 中国語 特許翻訳例文集

このように負荷回路150は、アナログ信号読み出しおよびAD変換期間中にノイズ発生源である内部電圧生成回路180からサンプルホールド回路200により電気的に切り離されることから、ノイズの負荷回路、ひいてはADCへの回り込みが抑制される。

由于如此描述的，在模拟信号被读出并 A/D转换时，由采样 /保持电路 200将负载电路 150与作为噪声源的内部电压生成电路 180电隔离，所以防止噪声进入负载电路及ADC。 - 中国語 特許翻訳例文集

ステップS106において、符号化回路312は、ビデオ合成回路311から供給される画像信号はL画像の画像信号であるかどうかを判定する。

在步骤 S106，编码电路 312确定视频组合电路 311所提供的图像信号是否是 L图像的图像信号。 - 中国語 特許翻訳例文集

負荷回路150は、アナログ信号読み出しおよびAD変換期間中にノイズ発生源である内部電圧生成回路180からサンプルホールド回路190のより電気的に切り離される。

在模拟信号 VSL被读出并 A/D转换时，由采样 /保持电路 190将负载电路 150与作为噪声源的内部电压生成电路 180电隔离。 - 中国語 特許翻訳例文集

14. 前記隠蔽出力生成器（204）が、それぞれが前記一連のチャレンジにおける第1のチャレンジに基づいてPUF出力を生成するように構成されている第1のPUF回路（210a）および第2のPUF回路（210b）と、前記第1のPUF回路によって生成される前記PUF出力（H1（sj））と、前記第2のPUF回路によって生成される前記PUF出力（H2（sj））とを比較するように構成されている比較回路（142）であって、前記比較の結果が前記第1のチャレンジに対応する前記隠蔽出力（hj）を形成する、前記比較回路と、を備えている、請求項10に記載の集積回路。

第一 PUF电路 (210a)和第二 PUF电路 (210b)，每个 PUF电路被配置为基于所述口令系列中的第一口令生成 PUF输出； 以及比较电路 (142)，被配置为对由所述第一 PUF电路生成的 PUF输出 (H1(sj))和由所述第二 PUF电路生成的 PUF输出 (H2(sj))进行比较，所述比较的结果形成对应于所述第一口令的隐藏输出 (hj)。 - 中国語 特許翻訳例文集

ステップS13において、ビデオ符号化回路23は、左眼用撮像装置11から供給されるL画像の画像信号を符号化し、VS_TYPE生成回路21から供給されるVS_TYPEを付加して多重化回路25に出力する。

在步骤S13中，视频编码电路 23对左眼图像捕获设备 11所提供的 L图像的图像信号进行编码，将VS_TYPE生成电路 21所提供的 VS_TYPE添加到编码信号，并将所得信号输出给复用电路25。 - 中国語 特許翻訳例文集

また、集積回路化の手法はLSIに限るものではなく、専用回路または汎用プロセッサで実現してもよい。

另外，实现集成电路化的方法不仅限于 LSI，也可使用专用电路或通用处理器来实现。 - 中国語 特許翻訳例文集

図8に示すように、本実施形態に係る信号処理装置10は、補正信号生成部111、切捨て演算回路113、第1の加算器115、切上げ演算回路117、および第2の加算器119を含む処理回路を備える。

如图8所示，根据本实施例的信号处理设备10具有包括校正信号生成单元111、向下舍入运算电路 113、第一加法器 115、向上舍入运算电路 117和第二加法器 119的处理电路。 - 中国語 特許翻訳例文集

その後、メモリ制御回路31は、制御回路42からの要求に応じて、メモリ41に記憶したテストデータ所定の順序で読み出す。

此后，存储器控制电路 31响应于来自控制电路 42的请求，以预定顺序读取在存储器 41中存储的测试数据。 - 中国語 特許翻訳例文集

また、垂直信号線（VSL1および2）501および502は、CDS回路711および712と、各列の負荷電流供給回路610とに接続される。

另一方面，垂直信号线 (VSL1和 VSL2)501和 502连接到相应列中的 CDS电路 711和 712以及负载电流提供电路 610。 - 中国語 特許翻訳例文集

垂直走査回路は、例えばシフトレジスタで構成することができる。

例如，垂直扫描电路 103可被配置为移位寄存器。 - 中国語 特許翻訳例文集

水平走査回路は例えばシフトレジスタで構成することができる。

例如，水平扫描电路 104可被配置为移位寄存器。 - 中国語 特許翻訳例文集

駆動回路141には、CPU111の制御のもと、表示用データが供給される。

对于驱动电路141，基于 CPU111的控制而被供给显示用数据。 - 中国語 特許翻訳例文集

【図7】図7は、図5の回路の累積器の内容を示す概略図である。

图 7是示出图 5的电路的累积器的内容的示意图。 - 中国語 特許翻訳例文集

図2は、RF送受信機集積回路3のより詳細なブロック図である。

图 2是 RF收发机集成电路 3的更为详细的框图。 - 中国語 特許翻訳例文集

RF送受信機集積回路3には少なくとも2つの動作モードがある。

RF收发机集成电路 3的工作模式至少有两种： - 中国語 特許翻訳例文集

センサコントローラ150は、適切なタイミングでタイミング制御回路140、アドレスデコーダ120、および読み出し回路（AFE）160を制御する。

传感器控制器150以适当的定时控制定时控制电路140、地址解码器120和读取电路 (AFE)160。 - 中国語 特許翻訳例文集

一方向性回路の少なくとも一部分は、シーケンス生成器の回路の一部を形成している。

所述单路电路的至少一部分形成所述序列生成器的电路的一部分。 - 中国語 特許翻訳例文集

しかし、フィルタ回路に急峻な減衰特性を持たせると遮断周波数付近でフィルタ回路内後段の増幅器が飽和していないにも係わらず、フィルタ回路内前段の増幅器が飽和し、フィルタ回路全体の耐入力特性が劣化する。

然而，使滤波电路具有陡峭的衰减特性时，与在截止频率附近滤波电路内后级的放大器未饱和无关地，滤波电路内前级的放大器饱和，滤波电路整体的耐输入特性劣化。 - 中国語 特許翻訳例文集

そして、ビデオ符号化回路23は、符号化の結果得られるL画像の符号化データに、VS_TYPE生成回路21からのVS_TYPEと表示時刻情報生成回路22からの表示時刻情報を付加し、多重化回路25に供給する。

然后，视频编码电路 23将来自 VS_TYPE生成电路 21的 VS_TYPE和来自显示时刻信息生成电路 22的显示时刻信息添加到通过编码获得的 L图像的编码数据，并将所得数据提供给复用电路 25。 - 中国語 特許翻訳例文集

そして、依存ストリーム符号化回路24は、符号化の結果得られるR画像の符号化データに、VS_TYPE生成回路21からのVS_TYPEと表示時刻情報生成回路22からの表示時刻情報を付加し、多重化回路25に供給する。

然后，从属流编码电路 24将来自 VS_TYPE生成电路 21的 VS_TYPE和来自显示时刻信息生成电路 22的显示时刻信息添加到通过编码获得的 R图像的编码数据，并将所得数据提供给复用电路 25。 - 中国語 特許翻訳例文集