「かくれごと」に関連した中国語例文の一覧 -中国語例文検索

この場合、各列の画素PXをn個のグループに分け、各グループごとに異なる垂直信号線に画素PXを接続することができる。

在此情况下，可以将各列的像素PX分为 n个组，按照各组将像素 PX连接在不同的垂直信号线上。 - 中国語 特許翻訳例文集

したがって、432周波数副搬送波と48シンボルのフレームには、フレームの各列iごとに周波数の12ブロックBi，0〜Bi，11、およびフレームの各行ごとに時間の8ブロックが生じる。

因此，在 432个频率副载波和 48个符号的帧中，对于帧的各列 i存在频率上的 12个块 Bi，0-Bi，11以及对于帧的各行存在时间上的 8个块。 - 中国語 特許翻訳例文集

ここで、垂直信号線Vsig1a〜Vsig4a、Vsig1b〜Vsig4bをカラム方向に1画素ごとに互いに交差させてそれぞれ配置することにより、各列ごとにカラム方向に位置が揃うように画素PXを配置することができる。

这里，通过将垂直信号线 Vsig1a～ Vsig4a、Vsig1b～ Vsig4b在列方向上按每1个像素而相互交叉地分别配置，能够将像素 PX配置为，使其按照各列在列方向上位置对齐。 - 中国語 特許翻訳例文集

例えば、(N，j，k)LDPC符号は、ブロック長Nである線形ブロック符号(linear block code）で、各列(column)ごとにj個の1の値を有する要素と、各行(row)ごとにk個の1の値を有する要素を有し、1の値を有する要素を除いた要素は、すべて0の値を有する要素で構成された疎(sparse)構造のパリティ検査行列によって定義される。

例如，(N，j，k)LDPC码是具有分组长度 N的线性分组码，并且是通过稀疏的奇偶校验矩阵定义的，在稀疏的奇偶校验矩阵中，每列具有 j个具有 1值的元素，每个行具有 k个具有 1值的元素，并且除了具有 1值的元素之外的所有元素都具有 0值。 - 中国語 特許翻訳例文集

このようにして読み出されS／H（N）309に記憶された各列のm行目のN信号は、水平走査回路319の出力信号318により制御される選択トランジスタ316を介して、水平出力線320に列ごとに順次読み出される。

经由通过水平扫描电路319的输出信号318控制的选择晶体管316，将这样读出并存储在 S/H(N)309中的各列的第 m行的 N信号针对每列、顺序地读出到水平输出线 320上。 - 中国語 特許翻訳例文集

全く同様にして、読み出されS／H（S）310に記憶された各列のm行目のS信号は、水平走査回路319の出力信号318により制御される選択トランジスタ317を介して、水平出力線321に列ごとに順次読み出される。

同样，经由通过水平扫描电路 319的输出信号 318控制的选择晶体管 317，将读出并存储在S/H(S)310中的各列的第 m行的 S信号针对每列、顺序地读出到水平输出线 321上。 - 中国語 特許翻訳例文集

つまり、比較例のDPD2xにおける係数平均化部33は、LUTアドレス毎に全ての更新後係数hu＿iを平均化することにより平均係数haxを算出する。

即，对比性示例的 DPD单元 2x的系数平均单元 33对每个 LUT地址的所有更新后的系数 hu_i进行平均，来计算平均系数 hax。 - 中国語 特許翻訳例文集

図2において、列選択回路5aは、画素アレイ2の2列毎に、各2列をまとめて順に指定する関係にある列選択信号を所定の時間間隔で順に出力することを繰り返す。

图 2中，列选择电路 5a以规定的时间间隔按顺序对像素阵列 2的每 2列反复输出处于集中各 2列按顺序指定的关系的列选择信号。 - 中国語 特許翻訳例文集

図12において、サンプルホールド信号変換回路群4cは、各列方向において、1ビットレジスタ回路17毎に、1ビット転送を行うデータ転送回路18cが設けられている。

图 12中，采样保持信号转换电路组 4c在各列方向的每个 1位寄存器电路 1设有进行 1位传输的数据传输电路 18c。 - 中国語 特許翻訳例文集

サンプルホールド信号変換回路群4aは、列毎の垂直信号線9と1対1で配置される10ビット出力のADC16と、各列において対応するADC16が出力する10ビットデータを保持する10個の1ビットレジスタ回路（Bit No.0 Reg.〜Bit No.9 Reg.）17と、各2列において各行方向に並ぶ2個の1ビットレジスタ回路毎に列方向に配置される10個のデータ転送回路（Bit No.0 データ転送回路〜Bit No.9 データ転送回路）18aとを備えている。

采样保持信号转换电路组 4a具有与每列的垂直信号线 9一对一配置的 10位输出的 ADC16、在各列保持由对应的 ADC16输出的 10位数据的 10个 1位寄存器电路 (Bit No.0Reg.～ Bit No.9Reg.)17、按各 2列中并列于各行方向的 2个 1位寄存器电路来配置于列方向的 10个数据传输电路 (BitNo.0数据传输电路～ Bit No.9数据传输电路 )18a。 - 中国語 特許翻訳例文集

サンプルホールド信号変換回路群4bは、各列において列方向に並ぶ2個の1ビットレジスタ回路毎に、該2個の1ビットレジスタ回路の保持データが入力される5個のデータ転送回路（Bit No.0,No.1データ転送回路〜Bit No.8,No.9データ転送回路）18bが列方向に配置されている。

采样保持信号转换电路组 4b中，在各列，对沿列方向排列的每 2个 1位寄存器电路，沿着列方向配置有输入有该 2个 1位寄存器电路的保持数据的数据传输电路 (Bit No.0，No.1数据传输电路～ Bit No.8，No.9数据传输电路 )18b，共 5个。 - 中国語 特許翻訳例文集

一般的な構成における画像データ受信回路6は、上記のように列方向に配置される10個のデータ転送回路が使用する10本のツイストペア線が差動入力端に接続される10個の差動増幅回路と、該10個の差動増幅回路を列選択回路5が列毎に出力する各列選択信号の出力タイミングに同期して一括してアクティブにする1つの制御信号を発生する回路とを備えている。

一般构成的图像数据接收电路 6具有如上配置于列方向的 10个数据传输电路所使用的 10条双绞线连接到差动输入端的 10个差动放大电路、产生使该 10个差动放大电路与列选择电路 5对每列输出的各列选择信号的输出定时同步地一并成为有源的 1个控制信号的电路。 - 中国語 特許翻訳例文集