「れじすたーかいろ」に関連した中国語例文の一覧 -中国語例文検索

サンプルホールド信号変換回路群4bは、各列において列方向に並ぶ2個の1ビットレジスタ回路毎に、該2個の1ビットレジスタ回路の保持データが入力される5個のデータ転送回路（Bit No.0,No.1データ転送回路〜Bit No.8,No.9データ転送回路）18bが列方向に配置されている。

采样保持信号转换电路组 4b中，在各列，对沿列方向排列的每 2个 1位寄存器电路，沿着列方向配置有输入有该 2个 1位寄存器电路的保持数据的数据传输电路 (Bit No.0，No.1数据传输电路～ Bit No.8，No.9数据传输电路 )18b，共 5个。 - 中国語 特許翻訳例文集

グランド側の2つのNMOSトランジスタ26，28ではNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力され、また、NMOSトランジスタ28のゲート端子にn＋1列目のレジスタ回路17が保持する1ビットデータReg．Data Dn＋1が入力される。

在电路接地端侧的 2个 NMOS晶体管 26、28处，NMOS晶体管 26的栅极端子被输入第 n列的寄存器电路 17所保持的 1位数据 Reg.Data Dn，另外，NMOS晶体管 28的栅极端子被输入第 n+1列的寄存器电路 17所保持的 1位数据 Reg.Data Dn+1。 - 中国語 特許翻訳例文集

グランド側のNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力される。

电路接地端侧的 NMOS晶体管 26的栅极端子被输入第 n列寄存器电路 17所保持的 1位数据 Reg.Data Dn。 - 中国語 特許翻訳例文集

そして、基準電圧線Vrefおよびデータ線10をプリチャージするプリチャージ回路46が設けられ、制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且还设有对基准电压线 Vref和数据线 10进行预充电的预充电电路46，在经由逻辑匹配电路 48与控制端 47连接的控制信号线 21也设有预充电电路 49。 - 中国語 特許翻訳例文集

データ線10側の2つのNMOSトランジスタ25，27の各ゲート端子には列選択回路5aからの列選択信号が共通に入力される。

在数据线 10侧的 2个 NMOS晶体管 25、27的各栅极端子公共被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。 - 中国語 特許翻訳例文集

データ線10側のNMOSトランジスタ25のゲート端子には、列選択回路5aからの列選択信号が入力される。

数据线 10侧的 NMOS晶体管25的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

このうち、非発光期間用の回路段は、セット用シフトレジスタ81と、リセット用シフトレジスタ83と、論理ゲート85で形成される。

所述用于非发光时段的电路级包括用于设置的移位寄存器 81、用于重置的移位寄存器 83和逻辑门 85。 - 中国語 特許翻訳例文集

同様に、発光期間用の回路段は、セット用シフトレジスタ91と、リセット用シフトレジスタ93と、論理ゲート95で形成される。

相似地，所述用于发光时段的电路级包括用于设置的移位寄存器 91、用于重置的移位寄存器 93和逻辑门 95。 - 中国語 特許翻訳例文集

発光期間用の回路段は、セット用シフトレジスタ311と、リセット用シフトレジスタ313と、論理ゲート315で形成される。

所述发光时段的电路级包括用于设置的移位寄存器 311、用于重置的移位寄存器313和逻辑门 315。 - 中国語 特許翻訳例文集

発光期間用の回路段は、セット用シフトレジスタ411と、リセット用シフトレジスタ413と、論理ゲート415で形成される。

所述发光时段的电路级包括用于设置的移位寄存器 411、用于重置的移位寄存器413和逻辑门 415。 - 中国語 特許翻訳例文集

I／Q較正レジスタ16は、SPIシリアルバス15から書き込まれることが可能であり、またRFループバック経路11を制御するために使用される。

I/Q校准寄存器 16可从 SPI串行总线 15被写入且用以控制 RF环回路径 11。 - 中国語 特許翻訳例文集

図12において、サンプルホールド信号変換回路群4cは、各列方向において、1ビットレジスタ回路17毎に、1ビット転送を行うデータ転送回路18cが設けられている。

图 12中，采样保持信号转换电路组 4c在各列方向的每个 1位寄存器电路 1设有进行 1位传输的数据传输电路 18c。 - 中国語 特許翻訳例文集

カラーフィルタは、一般に、R（赤色）、G（緑色）、B（青色）のフィルタに区別され、液晶層330を通過した光に各色の成分を提供してカラー画像を表示する。

通常将滤色片分成 R(红色 )、G(绿色 )和 B(蓝色 )滤色片，并且使穿过液晶层330的光改变颜色，以显示彩色图像。 - 中国語 特許翻訳例文集

特許文献1には、第1および第2のnMOSトランジスタから構成されたオープンドレイン型出力回路が開示されている。

专利文献 1中公开了一种由第一及第二 nMOS晶体管构成的开放 (open)漏极型输出电路。 - 中国語 特許翻訳例文集

そして、それぞれに、基準電圧線Vref1，Vref2，Vref3およびデータ線10をプリチャージする同じ構成のプリチャージ回路46が設けられ、共通の制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且分别都设有对基准电压线 Vref1、Vref2、Vref3和数据线 10进行预充电的相同构成的预充电电路 46，在经由逻辑匹配电路 48与公共的控制端 47连接的控制信号线 21也设有预充电电路46。 - 中国語 特許翻訳例文集

制御信号線21側のNMOSトランジスタ40のゲート端子には、列選択回路5aからの列選択信号が入力される。

控制信号线 21侧的 NMOS晶体管 40的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。

基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

サンプルホールド信号変換回路群4aは、列毎の垂直信号線9と1対1で配置される10ビット出力のADC16と、各列において対応するADC16が出力する10ビットデータを保持する10個の1ビットレジスタ回路（Bit No.0 Reg.〜Bit No.9 Reg.）17と、各2列において各行方向に並ぶ2個の1ビットレジスタ回路毎に列方向に配置される10個のデータ転送回路（Bit No.0 データ転送回路〜Bit No.9 データ転送回路）18aとを備えている。

采样保持信号转换电路组 4a具有与每列的垂直信号线 9一对一配置的 10位输出的 ADC16、在各列保持由对应的 ADC16输出的 10位数据的 10个 1位寄存器电路 (Bit No.0Reg.～ Bit No.9Reg.)17、按各 2列中并列于各行方向的 2个 1位寄存器电路来配置于列方向的 10个数据传输电路 (BitNo.0数据传输电路～ Bit No.9数据传输电路 )18a。 - 中国語 特許翻訳例文集

・MPU16が信号処理回路15に画像データとメタデータの生成を指示する場合、MPU16と信号処理回路15の集合がファイル生成装置の一例であり、信号処理回路15はファイル生成部の一例である。

当MPU 16指示信号处理电路15生成图像数据和元数据时，MPU16和信号处理电路15的组是文件生成装置的一个示例，并且信号处理电路 15是文件生成单元的一个示例。 - 中国語 特許翻訳例文集

電源側に直列配置されるPMOSトランジスタ60，61およびPMOSトランジスタ66，67において、電源64にソース端子が接続されるPMOSトランジスタ60，66のうち、PMOSトランジスタ60のゲート端子には、n＋1列目のレジスタデータDn＋1が直接入力され、PMOSトランジスタ66のゲート端子には、n＋1列目のレジスタデータDn＋1を論理反転したデータ（／Dn＋1）とn列目のレジスタデータDnを論理反転したデータ（／Dn）とがNAND回路70を介して入力される。

在配置于电源侧的 PMOS晶体管 60、61和 PMOS晶体管 66、67中，在源极端子连接到电源 64的 PMOS晶体管 60、66中 PMOS晶体管 60的栅极端子被直接输入第 n+1列的寄存器数据 Dn+1，PMOS晶体管 66的栅极端子经由 NAND电路 70被输入对第 n+1列寄存器数据Dn+1进行逻辑反转后的数据 (/Dn+1)和对第 n列寄存器数据 Dn进行逻辑反转后的数据 (/Dn)。 - 中国語 特許翻訳例文集

なお、第3のトランジスタ25と、共通信号線27に設けられた図示しない負荷電流源とでソースフォロア回路が構成されている。

并且，通过第 3晶体管 25、设置于共同信号线 27商的未图示的负荷电流源构成源跟随器电路。 - 中国語 特許翻訳例文集

一方、LED光源210が消灯された状態で光電変換素子に蓄積され、各シフトパルスのタイミング（T1、T3、T5、…）でシフトレジスターに転送され、その後（T1〜T2、T3〜T4、T5〜T6、…の間）にA／D変換部110へ出力された1ライン分のデータは、赤色（R）の黒基準データ（R_bデータ）、緑色（G）の黒基準データ（G_bデータ）、青色（B）の黒基準データ（B_bデータ）として、データ処理部130により取得される。

另一方面，在 LED光源 210熄灭的状态下由光电变换元件积蓄、并以各移动脉冲的定时 (T1、T3、T5、……)转送到移位寄存器、然后 (T1～ T2、T3～ T4、T5～ T6、……的期间 )向 A/D变换部 110输出的 1线的数据作为红色 (R)的黑基准数据 (R_b数据 )、绿色 (G)的黑基准数据 (G_b数据 )、蓝色 (B)的黑基准数据 (B_b数据 )由数据处理部 130取得。 - 中国語 特許翻訳例文集

制御部11は、第n＋3フレーム期間Fn＋3のアドレス期間ADDRの間、表示パネル制御信号CDISを発生し、レジスターに貯蔵されたブラックデータをデータ駆動回路に繰り返し供給して、液晶シャッター制御信号CSTをロー論理で維持する（S65及びS66）。

在步骤 S65和 S66中，控制器 11在第 (n+3)帧周期 Fn+3的寻址周期 ADDR期间产生显示面板控制信号 CDIS，向数据驱动电路重复地提供存储在寄存器中的黑数据，并将液晶快门控制信号 CST保持在低逻辑电平。 - 中国語 特許翻訳例文集

色温度調整装置1は、モニタ11から受け取る色温度に関するデータに基づいて、モニタ11に設定された色温度の現在の状態をGUI表示部3に表示する。

色温调节设备 1基于与从监视器 11接收的有关色温的数据将在监视器 11中设定的色温的当前状态显示在 GUI显示单元 3上。 - 中国語 特許翻訳例文集

発光期間用の回路段の奇数ライン用の回路部分は、セット用シフトレジスタ211と、リセット用シフトレジスタ213と、論理ゲート215で形成される。

所述发光时段的电路级中奇数线的电路部分包括用于设置的移位寄存器 211、用于重置的移位寄存器 213和逻辑门 215。 - 中国語 特許翻訳例文集

発光期間用の回路段の偶数ライン用の回路部分は、セット用シフトレジスタ217と、リセット用シフトレジスタ219と、論理ゲート221で形成される。

所述发光时段的电路级中偶数线的电路部分包括用于设置的移位寄存器 217、用于重置的移位寄存器 219和逻辑门 221。 - 中国語 特許翻訳例文集

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

M個のスイッチトランジスタ14の各ゲート端子はタイミング制御回路10が制御する電流制御線16に並列に接続されている。

M个开关晶体管 14的各栅极端子并联地连接在定时控制电路 10所控制的电流控制线 16上。 - 中国語 特許翻訳例文集

単位画素2aでは、増幅トランジスタ23のドレイン端子がアドレストランジスタ24を介して電源26が接続され、ソース端子が垂直信号線VSLおよびスイッチトランジスタ14を介して電流源15が接続されるので、増幅トランジスタ23は、ソースフォロワ回路を構成する。

在单位像素2a中，放大晶体管 23的漏极端子经由地址晶体管 24与电源 26连接，源极端子经由垂直信号线 VSL以及开关晶体管 14与电流源 15连接，因此，放大晶体管 23构成源极跟踪器电路。 - 中国語 特許翻訳例文集

シフトパルス毎にシフトレジスターに転送されたRGB各色の電荷は、読み出しクロックによりA／D変換部110へアナログ電気信号として順次出力される（Rデータ、Gデータ、Bデータ）。

针对每一移动脉冲向移位寄存器转送的 RGB各个色的电荷根据读出时钟向 A/D变换部 110作为模拟电信号依次输出 (R数据、G数据、B数据 )。 - 中国語 特許翻訳例文集

しかし課金の基礎となる情報のうち、プリントサービスで管理しきれず、印刷装置が管理可能な情報（例えばサイズ別や色別、両片面別のページ数など）があれば、その情報をページ数に代えて或いはページ数に加えて送信する。

然而，如果作为费用的基础的信息包括不能由云打印服务管理、但能够由打印装置管理的信息 (例如，大小相关、颜色相关及双面相关的页数 )，则除页数之外还发送这些信息，或者发送这些信息来替代页数。 - 中国語 特許翻訳例文集

CPU書き込みレジスタR（401）、カウンタスタートパルス生成回路R（407）、VD同期レジスタR（408）は、図3の説明と同じ動作であるが、奇数フィールドに対する偶数フィールドの読み出し開始行の差分であるオフセット値のレジスタが追加される。

CPU写入寄存器 R(401)、计数器开始脉冲产生电路 R(407)和VD同步寄存器 R(408)的操作与参考图 3描述的那些操作相同。 - 中国語 特許翻訳例文集

なお、装置制御部11による逓倍回路の制御は、信号線を介して、ハイまたはローの制御信号を逓倍回路に対して送信することによって行われても良いし、逓倍回路に対するコントロールレジスタにフラグを書き込むことによって行われても良い。

而且，由装置控制部11进行的倍频电路的控制，既可以通过信号线向倍频电路发送高或低的控制信号来进行，也可以通过把标记写入到对倍频电路的控制寄存器内来进行。 - 中国語 特許翻訳例文集

増幅トランジスタ23は、アドレストランジスタ24が行選択されてオンしドレイン端子が電源26に接続され、かつスイッチトランジスタ14がオンして電流源15が垂直信号線VSLを介してソース端子に接続されたときにソースフォロワ回路を構成する。

在地址晶体管 24被行选择后导通时，放大晶体管 23的漏极端子与电源 26连接，且在开关晶体管 14导通后电流源 15经由垂直信号线 VSL与源极端子连接时，构成源极跟踪器电路。 - 中国語 特許翻訳例文集

また、カラム処理回路113は、シフトレジスタやアドレスデコーダなどによって構成される水平駆動部を備え、水平駆動部による選択走査により、カラム処理回路113で信号処理された画素信号が順番に出力回路114に出力される。

另外，列处理电路 113设置有由移位寄存器、地址解码器等构成的水平驱动部，利用水平驱动部的选择和扫描，将已经由列处理电路 113信号处理的像素信号顺序输出到输出电路 114。 - 中国語 特許翻訳例文集

回路ブロック134は、アドレス信号ADRとNOR回路135の出力信号とを2入力とするAND回路1341、アドレス信号ADRを一方の（否定）入力とし、AND回路1341の出力信号を他方の入力とするOR回路1342、レベルシフタ1343およびNチャネルの駆動トランジスタ1344により構成され、接地電圧よりも低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。

电路块 134包括采用地址信号 ADR和 NOR电路 135的输出作为两个输入的 AND电路 1341，采用地址信号 ADR作为一个 (负 )输入并且采用 AND电路的输出信号作为另一个输入的 OR电路 1342，电平相移器 1343以及 N-沟道驱动晶体管 1344，其选定电压 Vtrg4(所述电压 Vtrg4低地电压 )并且将其供应到转移晶体管 22的栅电极。 - 中国語 特許翻訳例文集

制御部11は、第n＋1フレーム期間Fn＋1のアドレス期間ADDRの間、表示パネル制御信号CDISを発生しレジスター(register)に貯蔵されたブラックデータ(例えば、デジタルデータ通信"0000 0000")をデータ駆動回路に繰り返し供給して、液晶シャッター制御信号CSTをハイ論理に維持する（S57及びS58）。

在步骤 S57和 S58中，控制器 11在第 (n+1)帧周期 Fn+1的寻址周期 ADDR期间产生显示面板控制信号 CDIS，向数据驱动电路重复地提供存储在寄存器中的黑数据 (例如，数字数据“0000 0000”)，并将液晶快门控制信号 CST保持在高逻辑电平。 - 中国語 特許翻訳例文集

本明細書で開示する技術の一例示的態様としては、各基地局およびある基地局における異なるアンテナのための共通パイロットシーケンスと専用パイロットシーケンス両方がすべて、1つのCostasアレイベースパターンの循環時間・周波数シフトから生成される。

作为本文所公开的技术的一个示例方面，基站和基站处的不同天线的公共导频序列和专用导频序列全部从 Costas阵列基本模式的循环时间 -频率位移来生成。 - 中国語 特許翻訳例文集

この例では、一覧表示される他の予約ジョブと、図3で示した▼印の赤色の識別マークMが設定された予約ジョブ等とを、ジョブリスト画面G2上で色分け表示するようになされる。

在本例子中，将一览显示的其他预约作业、以及被设定了图 3所示的 记号的红色的识别标记M的预约作业等，在作业列表画面 G2上颜色区分显示。 - 中国語 特許翻訳例文集

第2設定トランジスタ621は、タイミング制御回路200から供給された維持制御信号に基づいて、第2負荷トランジスタ624のゲート端子に接続された負荷トランジスタゲート線622と、基準電流線601と間の接触の有無を切り替えるスイッチである。

第二设置晶体管 621是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到第二负载晶体管 624的栅极端子的第二负载晶体管栅极线 622和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

図10において、複数画素DPXと選択回路を含む画素ブロック160からの出力データは、センス回路121A−0により判定され、レジスタ152Aに転送される。

在图 10中，来自包括多个像素 DPX和选择电路的像素块 160的输出数据在感测电路 121A-0中经历判决，然后被传送到寄存器 152A。 - 中国語 特許翻訳例文集

設定トランジスタ611は、タイミング制御回路200から供給される維持制御信号に基づいて、負荷トランジスタ614のゲート端子に接続された負荷トランジスタゲート線612と、基準電流線601と間の接触の有無を切り替えるスイッチである。

设置晶体管 611是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到负载晶体管 614的栅极端子的负载晶体管栅极线 612和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

この動作例4も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。

操作实例 4也是在 CMOS图像传感器具有包括三个晶体管的像素电路的像素的情况下的实例。 - 中国語 特許翻訳例文集

フレア12は、点火用にいくつか（例えば3から4）の冗長なパイロットバーナ48を保持するのが典型的である。

火炬 12通常保持若干个 (例如，三到四个 )备用的引燃燃烧器 48用于点火。 - 中国語 特許翻訳例文集

シフトレジスタ61は、クロック信号CKに基づいて、画素データDinの取り込みタイミングを与える回路デバイスである。

所述移位寄存器 61是基于时钟信号 CK取得获取像素数据 Din的时序的电路装置。 - 中国語 特許翻訳例文集

この電圧設定回路631は、タイミング制御回路200からの維持制御信号に基づいて、そのドレイン側の基準電流線601とソース側の負荷トランジスタゲート線632との間を接続する。

电压设置电路 631基于从定时控制电路 200提供的维持控制信号，将在其漏极侧的参考电流线 601和其源极侧的负载晶体管栅极线 632连接到一起。 - 中国語 特許翻訳例文集

この画素回路410において、光電変換素子411は、そのアノード端子が接地され、カソード端子が転送トランジスタ412のソース端子に接続される。

在像素电路 410中，光电转换元件 411使其阳极端子接地，并且使其阴极端子连接到传输晶体管 412的源极端子。 - 中国語 特許翻訳例文集

なお、本具体例については、色々考えられるが、その一例として、後述する再生シーン決定パラメタ入力部205における入力値のデフォルト値として表示することが考えられる。

此外，关于本实施例，我们进行了种种考虑，但是作为它的一个例子，我们考虑作为在后述的再现场景决定参数输入部 205中的输入值的默认值进行显示的情形。 - 中国語 特許翻訳例文集

同様に、HDカウンタ414のカウント値が、VD同期レジスタB（410）のリセット走査開始カウントと一致すると、カウンタスタートパルス生成回路B（421）と、HDカウンタ同期レジスタB（423）は次の動作をする。

类似地，当 HD计数器 414的计数值与存储在 VD同步寄存器 B(410)中的复位扫描开始计数匹配时，计数器开始脉冲产生电路 B(421)和 HD计数器同步寄存器 B(423)执行以下操作。 - 中国語 特許翻訳例文集