「アレイ」に関連した中国語例文の一覧 -中国語例文検索

代替的に、復号するための第1および第2の手段は、1つまたは複数のメモリデバイス、レジスタ、キャッシュ、ラッチ、フリップフロップ、状態機械、プログラマブルアレイ、あるいは他の回路または回路デバイスなど、データ記憶および検索を可能にする他の構造、ハードウェア、ファームウェア、あるいはそれらの任意の組合せを含むことができる。

或者，用于解码的所述第一装置和所述第二装置可包括启用数据存储和检索的其它结构 (例如，一个或一个以上存储器装置、寄存器、高速缓冲存储器、锁存器、触发器、状态机、可编程阵列或其它电路或电路装置、硬件、固件，或其任何组合 )。 - 中国語 特許翻訳例文集

CPU40は、EEPROM42に格納された制御プログラムに基づいて、ゲートアレイ45、モータードライバー46及びヘッドドライバー48を介して、各種センサーの検知状態を取得するとともに各モーターを駆動して記録媒体Sを搬送し、各ヘッドを駆動することにより、記録媒体Sへの記録を実行する。

CPU40基于保存在 EEPROM42的控制程序，经由门阵列 45、电动机驱动器 46以及头驱动器 48，取得各种传感器的检知状态，并且，驱动各电动机来输送记录介质 S，驱动各头来执行对记录介质 S的记录。 - 中国語 特許翻訳例文集

受光素子110Aの検出値の出力順序は、リニアイメージセンサー111Aの両端のどちらを先にしても行うことができ、例えば図6に示すように、符号Aで示す順方向に記録媒体Sを搬送する場合の左側（0桁側）を先頭にして、位置0から位置255まで検出値をゲートアレイ45に出力してもよい。

关于受光元件 110A的检测值的输出顺序，线性图像传感器 111A的两端的任意一端优先均可。 例如，如图 6所示，可以将以符号 A表示的正方向输送记录介质 S时的左侧 (0位侧 )作为前头，并从位置 0到位置 255将检测值输出到门阵列 45。 - 中国語 特許翻訳例文集

第1スキャナー111及び第2スキャナー112が読み取った1ラインの読取画像は、読取範囲Rの左端（矢印の元）から右端（矢印の先）の順に1ライン毎に、ゲートアレイ45を介して出力されるので、読取範囲Rの後端の左端が読取開始位置、先端の右端が終了位置となる。

第一扫描器 111及第二扫描器 112读取的 1线的读取图像从读取范围 R的左端 (箭头的尾 )到右端 (箭头的首 )依次按 1线经由门阵列 45输出，因此读取范围 R的后端的左端为读取开始位置，前端的右端为结束位置。 - 中国語 特許翻訳例文集

カラム回路16は、画素アレイ部11の例えば画素列ごとに、即ち画素列に対して1対1の対応関係をもって配置され、垂直走査回路12による垂直走査によって選択された読み出し行の各画素20から垂直信号線111を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

在像素阵列区域 11中的每一像素行，即相对于像素行一一对应地布置列电路 16，对从由垂直扫描电路 12通过垂直扫描选定的读出行中的各个像素 20经过垂直信号线 11输出的信号执行规定的信号处理，并且在信号处理之后临时地保持像素信号。 - 中国語 特許翻訳例文集

ビデオエンコーダ22およびビデオデコーダ28はそれぞれ、1つまたは複数のマイクロプロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、ディスクリート論理、ソフトウェア、ハードウェア、ファームウェア、またはそれらの任意の組合せ、として実装され得る。

视频编码器 22及视频解码器 28可各自实施为一个或一个以上微处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、离散逻辑、软件、硬件、固件或其任何组合。 - 中国語 特許翻訳例文集

図1に示すように、本実施形態に係る固体撮像装置10は、半導体基板（チップ）11上に、画素アレイ部12、垂直駆動回路13、カラム回路群14、水平駆動回路15、水平信号線16、出力回路17、制御回路18および負電圧生成回路19などが搭載されたシステム構成となっている。

如图 3所示，根据该实施例的固态成像装置 10包括半导体衬底 (芯片 )11上的像素阵列 12、垂直驱动电路 13、列电路组 14、水平驱动电路 15、垂直信号线 16、输出电路 17、控制单元 18，以及负电压发生电路 19。 - 中国語 特許翻訳例文集

垂直走査回路3は、タイミング制御回路10から指定されたタイミングで、アドレス信号線ADDRESS＿1〜ADDRESS＿Nを順に選択駆動して画素アレイ2の各行を順に選択し、選択した一行において、アドレス信号線ADDRESS、リセット信号線RESET、および読み出し信号線READを個別に制御し、一行の各単位画素2aを動作させる。

垂直扫描电路 3以由定时控制电路 10指定的定时，依次选择驱动地址信号线ADDRESS_1-ADDRESS_N并依次选择像素阵列 2的各行，在所选择的一行中，独立地控制地址信号线 ADDRESS、复位信号线 RESET、以及读出信号线 READ，使一行的各单位像素 2a动作。 - 中国語 特許翻訳例文集

ここで、前述の固体撮像装置1におけるモジュールとの関係においては、図示のように、画素アレイ部10（撮像部）と、AD変換機能や差分（CDS）処理機能を具備したカラムAD変換部26などの画素アレイ部10側と密接に関連した信号処理部（カラムAD変換部26の後段のカメラ信号処理部は除く）が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置1を提供するようにし、そのモジュール状の形態で提供された固体撮像装置1の後段に、残りの信号処理部であるカメラ信号処理部810を設けて撮像装置8の全体を構成するようにしてもよい。

如图中所示，该模块具有与信号处理部件 (除了列 AD转换部件 26的下一级的相机信号处理块之外 )(如与像素阵列部件 10密切相关的具有 AD转换和差 (CDS)处理功能的列 AD转换部件 26)一起封装的像素阵列部件 10(成像部件 )。 然后，在以模块形式提供的固态成像器件 1的下一级提供作为剩余信号处理部件的相机信号处理块 810。 - 中国語 特許翻訳例文集

本発明は、いくつかの透視画像からの画像情報を表示することができる複数の半透明な画像素子と、波長フィルタ・アレイ（3）と、少なくとも2つのモードで動作し、トリガすることができる照明デバイスとを含む画像再生デバイス（1）を備える二次元または三次元表示用の装置に関する。 光は、半透明フィルタ素子の少なくとも一部を通過し、次に第1の動作モードで画像再生デバイス（1）の画像素子の関連する部分を通過して、波長フィルタ・アレイ（3）の後ろに配置されている第1の照明源（2）から観察者（7）に届き、その結果、観察者はシーンまたは対象物を三次元画像としてみることができる。

本发明涉及一种用于二维或三维显示的装置，其具有由多个透光的图像元件构成的图像显示设备(1)，在这些图像元件上可以显示多个透视图中的图像信息，还具有波长滤波器阵列(3)，具有包括至少两种工作方式的、可控的照明设备，其中在第一工作方式中，光从被布置在波长滤波器阵列(3)后面的第一照明源(2)出发通过透光的滤波器元件中的至少一部分、并且随后通过图像显示设备(1)的所分配的部分图像元件到达观察者(7)，因此场景或物体对于观察者来说是三维可见的。 - 中国語 特許翻訳例文集

本文書において開示される態様に関連して説明される種々の例示的論理ブロック、モジュールおよび回路は、汎用コンピュータ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラム可能論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウエアコンポーネント、あるいはここで説明された機能を実行するように設計されたこれらの任意の組合せによって実現または実行され得る。

结合本文献中所揭示的方面而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。 - 中国語 特許翻訳例文集

RBは、様々なMIMO及び／又は他の高度なアンテナ・アレイ送信技術で変調し得る。 例えば、単一アンテナ送信、集約された複数アンテナ送信（例えば、低遅延巡回遅延ダイバ−シティ）、ビーム形成法を含む閉ループ単一ユーザMIMO（SU−MIMO）、閉ループ複数ユーザMIMO（MU−MIMO）、及び空間−時間もしくは空間−周波数ブロック符号又は開ループMIMO開ループ空間多重化（例えば、大遅延CDD）等の開ループ技術で変調し得る。

可以用各种 MIMO和 /或其它先进天线阵列传输技术来调制 RB，所述其它先进天线阵列传输技术诸如单天线传输、聚合多天线传输 (例如，低延迟循环延迟分集 )、包括波束形成的闭环单用户 MIMO(SU-MIMO)、闭环多用户 MIMO(MU-MIMO)、以及开环技术，诸如空间 -时间或空间 -频率块码或开环 MIMO、开环空间复用 (例如，大延迟 CDD)。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件或其经设计以执行本文所述的功能的任何组合，且可执行驻存于 IC内或 IC外或 IC内及 IC外的代码或指令。 - 中国語 特許翻訳例文集

ディスケット900、コンピュータ／CPU811、またはその他の場所のいずれに収容されるかにかかわらず、この命令は、DASDストレージ（たとえば、従来の「ハード・ディスク」またはRAIDアレイ）、磁気テープ、電子読み取り専用メモリ（たとえば、ROM、EPROM、またはEEPROM）、光学記憶装置（たとえば、CD−ROM、WORM、DVD、デジタル光学テープなど）、あるいは紙の「パンチ」カードなどの様々な機械可読（たとえば、コンピュータ可読）データ記憶媒体に保管することができる。

不管是否包含在磁盘 900、计算机 /CPU 811或别处中，这些指令均可存储于多种机器可读 (例如，计算机可读 )数据存储介质上，这些介质是诸如， DASD存储装置 (例如，传统的“硬盘驱动”或 RAID阵列 )、磁带、电只读存储器 (例如， ROM、EPROM或 EEPROM)、光存储设备 (例如，CD-ROM、WORM、DVD、数字光带等 )或纸质“打孔”卡。 - 中国語 特許翻訳例文集

ハードウェア実現について、チャネル推定に使用される処理ユニットは、1つ以上の特定用途向け集積回路（ASIC）、ディジタル信号プロセッサ（DSP）、ディジタル信号処理デバイス（DSPD）、プログラマブル論理デバイス（PLD）、フィールド・プログラマブル・ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、ここに説明されている機能を実行するように設計されている他の電子ユニット、またはこれらの組み合わせで実現可能である。

专用集成电路 (ASIC)、数字信号处理器 (DSP)、数字信号处理设备 (DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、设计用于执行本文所述功能的其它电子单元或它们的组合。 - 中国語 特許翻訳例文集

ここに開示されている態様と関連して説明されている種々の例示的論理回路、論理ブロック、モジュールおよび回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理回路、離散ハードウェアコンポーネント、あるいは、ここに説明されている機能を実行するように設計されているこれらの組み合わせによって実現または実行可能である。

用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文所公开的方面而描述的各种示例性逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

ハードウェアインプリメンテーションのために、処理ユニットは、1つ以上の特定用途向け集積回路（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラマブルロジックデバイス（PLD）、フィールドプログラマブルゲートアレイ（FPGA）、プロセッサ、制御装置、マイクロ制御装置、マイクロプロセッサ、ここで説明した機能を実行するように設計されている他の電子ユニット、あるいはこれらを組み合わせたもの内で実現されてもよい。

例如，对于硬件实现，这些处理单元可实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、设计成执行本文中所述功能的其他电子单元、或其组合内。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。

可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说明性逻辑、逻辑块、模块和电路。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC包括用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件、电子组件、光学组件、机械组件或者其任意组合，并可以执行存储在 IC内部、IC外部或者两者都有的代码或指令。 - 中国語 特許翻訳例文集

3a…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、30…TFT、50…液晶層、100…液晶装置、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、210…映像信号解析回路、211…映像信号解析部、212…光源輝度制御信号生成部、213…映像補正信号生成部、220…ランプ駆動回路、221…光源輝度制御部、230…ビデオ処理回路、231…映像信号補正部、500…超高圧水銀ランプ

3a...扫描线，6a...数据线，9a...像素电极，10...TFT阵列基板，10a...图像显示区域，20...对向基板，30...TFT，50...液晶层，100...液晶装置，101...数据线驱动电路，102...外部电路连接端子，104...扫描线驱动电路，210...图像信号分析电路，211...图像信号分析部，212...光源辉度控制信号生成部，213...图像校正信号生成部，220...灯驱动电路，221...光源辉度控制部，230...视频处理电路，231...图像信号校正部，500...超高压水银灯。 - 中国語 特許翻訳例文集

尚、図1及び図2に示したTFTアレイ基板10上には、上述したデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置100の品質、欠陥等を検査するための検査回路等を形成してもよい。

另外，在图 1及图 2所示的 TFT阵列基板 10上，添加上述数据线驱动电路 101，扫描线驱动电路 104等的驱动电路，也形成对图像信号线上的图像信号进行采样并供给数据线的采样电路，对多个数据线先于图像信号分别供给规定电压电平的预充电信号的预充电电路，用于检查制造途中、负载时的该液晶装置 100的品质，缺陷等的检查电路等。 - 中国語 特許翻訳例文集

本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ信号（FPGA）または他のプログラマブル論理デバイス（PLD）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

可以使用设计用于执行本文所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件元件或它们的任意组合来实现或执行与本发明相结合来描述的各种说明性的逻辑框、模块与电路。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロ・プロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或上述各项的组合中。 - 中国語 特許翻訳例文集

無線端末フレームハンドラ46は、パイロット信号第1型の第1のパイロット信号が第1のCostasアレイから導出されたブロックの周波数・時間リソースのベースパターンとして表され、第2型の第1のパイロット信号が第2のCostasから導出されたブロックの周波数・時間リソースのベースパターンとして表されることを確認するように事前に構成され、または別様にプログラムされている。

无线终端帧处理单元 46预先配置成或者以其它方式编程为确定导频信号第一类型的第一导频信号表达为从第一 Costas阵列所得出的块的频率 -时间资源的基本模式，并且第二类型的第一导频信号表达为从第二 Costas所得出的块的频率 -时间资源的基本模式。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロ・プロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现，这些处理单元可以在一个或多个专用集成电路 (ASIC)、数字信号处理器 (DSP)、数字信号处理设备 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、设计成执行本文中所描述功能的其他电子单元、或其组合内实现。 - 中国語 特許翻訳例文集

ICは、本明細書で述べた機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、またはプログラマブル論理デバイス、ディスクリートまたはトランジスタ論理、ディスクリートハードウェア部品、電気部品、光学部品、機械部品、またはその任意の組み合わせを備えて良く、そしてICは、IC内部、IC外部、またはその両方にあるコードまたは命令を実行し得る。

IC可以包括设计为执行本申请所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件、电组件、光组件、机械组件或者其任意组合，并且 IC可以执行代码或指令，这些代码或指令位于 IC之内、IC之外或二者中。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロプロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现而言，处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、被设计用于执行本文描述的功能的其它电子单元或者上述内容的组合中。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロ・プロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现，这些处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。 - 中国語 特許翻訳例文集

この中に開示された実施形態に関連して記述された様々な例示の論理ブロック、モジュール、回路は、この中に記述された機能を行うために設計された汎用プロセッサ、デジタルシグナルプロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラム可能な論理装置、個別のゲートまたはトランジスターロジック、個別のハードウェア部品またはその任意の組み合わせで実装または実行されるかもしれない。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、電気的コンポーネント、光学的コンポーネント、機械的コンポーネント、あるいは、ここで記述した機能を実施するように設計されたこれらの何らかの組み合わせを含んでいてもよく、そして、IC内に、ICの外部に、または双方に存在するコードまたは命令を実行してもよい。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件，或其经设计以执行本文中所描述的功能的任何组合，且可执行驻留于 IC内、IC外或两种情况下的代码或指令。 - 中国語 特許翻訳例文集

全体読取の実行時、CPU40は、モータードライバー46を制御して媒体搬送モーター26を回転させ、記録媒体Sを所定速度で搬送しながら、ゲートアレイ45を制御して第1スキャナー111及び第2スキャナー112の光源を発光させるとともに受光センサーの検出値に基づいて読取画像データを生成し、読取画像データを1ラインずつRAM41の画像バッファーに記憶させる。

在执行整体读取时，CPU40控制电动机驱动器 46而使介质输送电动机 26旋转，以规定速度输送记录介质 S，同时控制门阵列 45而使第一扫描器 111及第二扫描器 112的光源发光，并且基于受光传感器的检测值生成读取图像数据，将读取图像数据 1线线地存储于 RAM41的图像缓冲存储器中。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールド・プログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロプロセッサ、および／または、本明細書に記載された機能を実行するように設計されたその他の電子ユニット、またはこれらの組み合わせ内に処理ユニットが実装される。

对于硬件实施方案来说，处理单元可实施于一个或一个以上专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理装置 (DSPD)、可编程逻辑装置 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器及 /或经设计以执行本文中所描述的功能的其它电子单元或其组合内。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

ここでの開示に関連して説明した、さまざまな実例となる論理ブロック、モジュール、および、回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するために設計されたこれらの何らかの組み合わせで、実現または実行してもよい。

可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的揭示内容而描述的各种说明性逻辑块、模块及电路。 - 中国語 特許翻訳例文集

この読取の実行中、CPU40は、画像生成部として機能し、ゲートアレイ45から入力されるデータをもとに、必要に応じて補完演算等を行い、予め設定された画素数の1ライン分の読取画像データを生成し、生成した1ライン分の読取画像データを結合して読取画像データを生成するとともに、この読取画像データを、順次RAM41内に設けられた画像バッファー（図示略）に一時的に記憶させる。

在此读取的执行中，CPU40作为图像生成部发挥作用，以从门阵列 45输入的数据为基础，根据需要进行补充运算等，并生成预先设定的像素数的 1行份的读取图像数据。 然后，CPU40结合生成的 1行份的读取图像数据，来生成图像数据，并且，使依次设置在 RAM41内的图像缓存器 (图示略 )临时地存储此图像数据。 - 中国語 特許翻訳例文集

5. 請求項4の方法であって、前記同調可能フィルタが、画素のアレイを有する空間光変調器（SLM）を含み、かつさらに、各チャンネルが複数の画素に入射するように、前記SLM上へ前記WDM光信号を空間的に分散させるステップと、前記画素の選択的な調整によって前記同調可能フィルタを第1のまたは第2の状態に構成して、かつ再構成するステップと、を含むことを特徴とする方法。

5.根据权利要求 4所述的方法，其中，所述可调滤波器包括具有像素阵列的空间光调制器 (SLM)，并且所述方法进一步包括： 将所述 WDM光信号在空间上散布到所述 SLM上，以便每一个信道入射在多个像素上； - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロ・プロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。 - 中国語 特許翻訳例文集

ハードウェア実装の場合、処理ユニットは、1つまたは複数の特定用途向け集積回路（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラマブル論理デバイス（PLD）、フィールドプログラマブルゲートアレイ（FPGA）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、本明細書で説明する機能を実行するように設計された他の電子ユニット、またはそれらの組合せの中で実装できる。

对于硬件实施方案来说，处理单元可实施于一个或一个以上专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理装置 (DSPD)、可编程逻辑装置 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、经设计以执行本文中所描述的功能的其它电子单元或其组合内。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを 用いて実現または実施されうる。

结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。 - 中国語 特許翻訳例文集

装置100に関して説明される、該機能ブロックの内の1又は複数及び／又は該機能ブロックの内の1又は複数の組合せは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array）（FPGA）若しくは他のプログラム可能な論理デバイス、ディスクリート・ゲート若しくはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、又は本明細書記載の諸機能を実行するために設計されたそれ等の任意の適切な組合せ、として具現化されることが出来る。

结合设备 100描述的一个或多个功能块和 /或功能块的一种或多种组合可实现为通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程的逻辑设备、分立的门或晶体管逻辑、分立的硬件组件或设计为执行本文所述功能的任何适当的组合。 - 中国語 特許翻訳例文集

図1において、本実施の形態の固体撮像装置であるCMOSイメージセンサ1は、画素アレイ2、行選択回路3、サンプルホールド信号変換回路群4、列選択回路5、および画像データ受信回路6を入力段に備える信号処理回路7等を備える一般的な構成において、サンプルホールド信号変換回路群4、列選択回路5および画像データ受信回路6を本実施の形態による修正を加えた構成とし、基準電圧駆動回路群8を追加した構成である。

图 1中，作为本实施方式的固体摄像装置的 CMOS图像传感器 1的构成如下，在具有在输入级具备像素阵列 2、行选择电路 3、采样保持信号转换电路组 4、列选择电路 5和图像数据接收电路 6的信号处理电路 7等的一般构成中，还追加有基准电压驱动电路 8，作为对采样保持信号转换电路组 4、列选择电路 5和图像数据接收电路 6施加本实施方式的修改的构成。 - 中国語 特許翻訳例文集

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。 - 中国語 特許翻訳例文集

ハードウェアインプリメンテーションにおいて、例えば、処理ユニットは、1つ以上の特定用途向け集積回路（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラマブルロジックデバイス（PLD）、フィールドプログラマブルゲートアレイ（FPGA）、プロセッサ、制御装置、マイクロ制御装置、マイクロプロセッサ、電子デバイス、ここで記述する機能を実行するように設計されている他のデバイスユニット、および／またはこれらを組み合わせたもの内で実現してもよい。

在硬件实现中，例如，处理单元可在一个或更多个专用集成电路 (ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、电子器件、设计成执行本文中描述的功能的其他设备单元、和 /或其组合内实现。 - 中国語 特許翻訳例文集

そのため、比較例1では、リセット信号制御回路106が配置され、画素アレイ102で取得した画素信号をコンパレータ108によって参照信号と比較する直前にリセット信号制御回路106を入れ、バイアス回路105から生成したある閾値電圧を信号制御回路106へ供給し、垂直信号線VSLから送られてくる画素リセット信号の電位を、あるタイミングで信号補正している。

因此，在比较例 1中，配置复位信号控制电路 106，利用比较器 108在将由像素阵列 102取得的像素信号和参照信号进行比较之前，放入复位信号控制电路 106，并将由旁路电路 105生成的某个阈值电压向信号控制电路 106供给，在某个定时，对从垂直信号线 VSL发送来的像素复位信号的电位进行信号校正。 - 中国語 特許翻訳例文集

ハードウェアで実現する場合、処理ユニットは、1または複数の特定用途向けIC（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理回路（PLD）、フィールドプログラム可能ゲート・アレイ（FPGA）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロ・プロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理设备 (DSPD)、可编程逻辑设备 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、用于执行本文所描述的功能的其它电子单元或其组合中。 - 中国語 特許翻訳例文集