「サマラ州」に関連した中国語例文の一覧 -中国語例文検索

本明細書に記載されたさまざまな自動化態様を実施することにより、これらの技術は、（例えば、Hidden Markov Models（HMM）および関連する原型依存モデル、例えば、Bayesianモデル・スコアまたは近似を用いた構造探索によって生成されるBayesianネットワークのようなより一般的な確率論的グラフィック・モデル、例えば、サポート・ベクトル・マシン（SVM）のような線形クラシファイヤ、例えば、「ニューラル・ネットワーク」方法と称される方法のような非線形クラシファイヤ、ファジー理論方法、および、データ融合を実行するその他のアプローチ等のように）データから学習を行い、複数の記憶装置に情報を動的に格納することに関する推論および／または判定を行うための数多くの方法のうちの1つを適用しうる。

为了实现本文中所描述的各个自动化方面，这些技术可以采用多种方法中的一种方法，根据数据进行学习，然后关于动态地在多个存储单元之间存储信息得出推论和 /或做出判断 (例如，隐式马尔可夫模型 (HMM)和相关的原型依赖模型 (prototypical dependency model)，诸如贝叶斯网络 (例如，利用贝叶斯模型评分或近似法通过结构搜索所产生的 )之类的更一般化的概率图形模型、线性分类器(例如，支持向量机 (SVM))、非线性分类器 (例如，称为“神经网络”方法、模糊逻辑方法的方法 )，以及其它用于执行数据融合的方法等 )。 - 中国語 特許翻訳例文集

2006年3月7日付けの「帯域制限信号の適応圧縮及び解凍」という名称の本出願人所有の米国特許第7，009，533号B1（’533特許）において、本発明者は、ある一定の帯域制限信号の圧縮及び解凍のためのアルゴリズムを説明している。 ここで説明される圧縮方法は、本出願に対するアルゴリズムをBTSの様々な構成からの信号サンプルに適応させる。 適用される圧縮方法は、中心周波数、サンプルレート、及び信号対ノイズ比（SNR）を含む信号サンプルの特性に依存する。

在 共 同 拥 有 的 标 题 为“Adaptive Compression and Decompression of Bandlimited Signals”、日期为 2006年 3月 7日的美国专利 US 7,009,533B1(‘533专利 )中，本发明人描述了对特定带宽受限信号的压缩和解压缩的算法。此处描述的压缩方法使这些算法适用于本申请的来自 BTS的各种配置的信号样本。所应用的压缩方法取决于信号样本的特性，包括中心频率、采样率以及信噪比 (SNR)。 - 中国語 特許翻訳例文集

代替的に、プロセッサ604と、バスインターフェース608と、（アクセス端末のケースにおける）ユーザインターフェース612と、（示していない）サポート回路と、単一のチップに一体化している機械読取可能媒体606の少なくとも一部とを備えた、ASIC（特定用途向け集積回路）により、あるいは、1つ以上のFPGA（フィールドプログラム可能ゲートウェイ）により、PLD（プログラム可能論理デバイス）により、制御装置により、状態機械により、ゲート論理により、ディスクリートハードウェアコンポーネントにより、他の何らかの適した回路により、またはこの開示全体を通して記述したさまざまな機能性を実行できる回路の任意の組み合わせにより、処理システム600を実現してもよい。

或者，处理系统 600可通过具有处理器 604、总线接口 608、用户接口 612(在接入终端的状况下 )、支持电路 (未展示 )及集成到单个芯片中的机器可读媒体 606的至少一部分的 ASIC(专用集成电路 )来实施，或通过一个或一个以上 FPGA(现场可编程门阵列 )、PLD(可编程逻辑装置 )、控制器、状态机、门控逻辑 (gated logic)、离散硬件组件或任何其它合适电路或可执行本发明通篇所描述的各种功能性的电路的任何组合来实施。 - 中国語 特許翻訳例文集

その代わりに、処理システム600は、プロセッサ604、バスインターフェース608、ユーザーインターフェース612（アクセス端末の場合）、サポート回路構成要素（図示せず）、および機械可読媒体606の少なくとも一部が単一のチップに組み込まれた、ASIC（特定用途向け集積回路）によって、または1つ以上のFPGA（フィールドプログラマブルゲートアレー）、PLD（プログラマブル論理デバイス）、制御装置、ステートマシン、ゲート論理、離散ハードウェアコンポーネント、または任意の他の適切な回路構成要素、または、この開示を通して説明されたさまざまな機能性を行うことのできる任意の組み合わせの回路によって、実行されることもできる。

或者，处理系统 600可用具有处理器 604、总线接口 608、用户接口 612(在接入终端的情况下 )、支持电路 (未图示 )和集成到单个芯片中的机器可读媒体 606的至少一部分的 ASIC(专用集成电路 )来实施，或用一个或一个以上 FPGA(现场可编程门阵列 )、PLD(可编程逻辑装置 )、控制器、状态机、门控逻辑、离散硬件组件或任何其它合适电路或可执行贯穿本发明而描述的各种功能性的电路的任一组合来实施。 - 中国語 特許翻訳例文集

1. 複数の画素が2次元に配列された画素部と、前記画素からの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、前記画素のリセット期間の前記出力信号に係る第1のカウント値と、前記画素の露光期間の前記出力信号に係る第2のカウント値との差分を演算して当該画素の撮像信号として出力するA／D変換部と、前記A／D変換部に対し、前記画素のリセット期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎のカウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第1のカウント値とさせると共に、前記画素の露光期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎の前記カウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第2のカウント値とさせるように制御する制御部と

A/D转换部，其对具有与来自所述像素的输出信号的大小相应的频率的时钟进行计数，进行数字化而生成计数值，并且计算第一计数值与第二计数值之间的差而作为该像素的摄像信号进行输出，其中所述第一计数值与所述像素的复位期间的输出信号相关，所述第二计数值与所述像素的曝光期间的输出信号相关； 以及控制部，其使所述 A/D转换部在连续的大致相等的多个小期间中分别对所述像素的复位期间的输出信号进行计数，对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第一计数值，并且使所述 A/D转换部在连续的大致相等的多个小期间中分别对所述像素的曝光期间的输出信号进行计数，并对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第二计数值。 - 中国語 特許翻訳例文集