「デジタル信号」に関連した中国語例文の一覧 -中国語例文検索

制御部106は、撮影モードへの移行が通知されると放射線検出待ち状態に移行し、スキャン信号制御回路104を制御して、スキャン信号制御回路104から各走査配線101にOFF信号を出力させると共に、X線検出回路130を制御して所定周期1HでX線検出回路130により放射線検出用配線120に流れる電気信号をデジタルデータに変換させて放射線の検出を行うサンプリングを繰り返す。

然后，控制部 106控制扫描信号控制电路 104，以从扫描信号控制电路 104向各条扫描线 101输出断开信号。 控制部 106还控制 X射线检测电路 130，使得通过 X射线检测电路 130以特定周期1H执行重复采样，以通过将放射线检测线 120中流动的电信号转换成数字数据来检测放射线。 - 中国語 特許翻訳例文集

制御部106は、撮影モードへの移行が通知されると放射線検出待ち状態に移行し、スキャン信号制御回路104を制御して、スキャン信号制御回路104から各走査配線101にOFF信号を出力させると共に、X線検出回路130を制御して所定周期1HでX線検出回路130により放射線検出用配線120に流れる電気信号をデジタルデータに変換させて放射線の検出を行うサンプリングを繰り返す。

当被通知转变到成像模式时，控制部 106转变到放射线检测等待状态，然后控制扫描信号控制电路 104，以从扫描信号控制电路 104向各条扫描线 101输出断开信号。 控制部 106还控制 X射线检测电路 130，使得以特定周期 1H执行重复采样，在通过 X射线检测电路 130将放射线检测线 120中流动的电信号转换成数字数据，来检测放射线。 - 中国語 特許翻訳例文集

さらに、「プロセッサ」または「制御装置」という用語の明示的使用は、ソフトウェア実行能力のあるハードウェアをもっぱら指すと解釈されるべきでなく、デジタル信号プロセッサ（DSP）ハードウェア、ソフトウェア格納用のリードオンリメモリ（ROM）、ランダムアクセスメモリ（RAM）、および不揮発性記憶装置を含んでもよいが、これらに限定されない。

此外，术语“处理器”或“控制器”的明确使用不应视为排他地指能够运行软件的硬件，并且可包括但不限于数字信号处理器 (DSP)硬件、用于存储软件的只读存储器 (ROM)、随机存取存储器 (RAM)和非易失性存储装置。 - 中国語 特許翻訳例文集

したがって、本発明のこの態様は、本発明の方法を実行するために、上記のCPU811およびハードウェアを取り入れたデジタル・データ・プロセッサによって実行可能な複数の機械可読命令からなるプログラムを具体的に実施する信号伝送媒体を含む、プログラム（programmed product）を対象とする。

因此，本发明的这个方面针对程序化产品，其包含有形地体现可由结合有 CPU 811及以上硬件的数字数据处理器执行的机器可读指令的程序的信号承载介质，以执行本发明的方法。 - 中国語 特許翻訳例文集

スキャナ部116は、文書を読み込んで画像データを取得する機能を実行し、文書を照射するための光源と、幅方向に1ラインずつ文書を読み取るための電荷結合素子（CCD）画像センサと、この画像センサから出力されるアナログ画像信号をデジタル画像データに変換するためのA／D変換器とを備えている。

扫描部 116执行读取文档并获得图像数据的的功能，并包括用于照射文档的光源、用于读取文档的沿宽度的方向的一行的 CCD(电荷耦合装置 )图像传感器以及用于将图像传感器输出的模拟图像信号转换成数字图像数据的 A/D转换器。 - 中国語 特許翻訳例文集

プロセッサ904は、汎用プロセッサ、中央演算処理装置(central processing unit)（CPU）、マイクロプロセッサ、デジタル信号プロセッサ(digital signal processor)（DSP）、コントローラ、マイクロコントローラ、状態機械、特定用途向け集積回路(application specific integrated circuit)（ASIC）、プログラマブル論理デバイス(programmable logic device)（PLD）、フィールドプログラマブルゲートアレイ(field programmable gate array)（FPGA）などとすることができる。

处理器 904可为通用处理器、中央处理单元 (CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机、专用集成电路 (ASIC)、可编程逻辑装置 (PLD)、现场可编程门阵列 (FPGA)等。 - 中国語 特許翻訳例文集

CDS／ADC部3は、撮像部2から出力された被写体の光学像に応じたRGB色成分よりなる画像信号が入力され、必要に応じて、デジタルのYUV（輝度色差）情報からなる画像データ（以降YUV画像データという）、及び、HSV色空間に対応する画像データ（以降HSV画像データという）に変換して中央制御部11に出力する。

CDS/ADC部 3输入由 RGB色分量构成的图像信号，并根据需要，变换为由数字YUV(亮度色差 )信息构成的图像数据 (以后称为 YUV图像数据 )以及与 HSV色空间对应的图像数据 (以后称为 HSV图像数据 )并输出至中央控制部 11，该 RGB色分量与从摄像部 2输出的被摄体光学像对应。 - 中国語 特許翻訳例文集

システム800は、ほんのいくつかの例を挙げれば、デジタルブロードキャストフォーマットに対応する信号を提供する1つまたは複数のプロセッサなどである1つまたは複数のBDBTプロセッサ808、BlueTooth(登録商標)デバイス810、MIDIハードウェアプロセッサ812、または1つまたは複数のUSB互換オーディオソースなどであるUSBデバイス814をさらに含んでよい。

系统 800可进一步包括一个或一个以上 BDBT处理器 808(例如提供对应于数字广播格式的信号的一个或一个以上处理器 )、蓝牙装置 810、MIDI硬件处理器 812或 USB装置 814(例如一个或一个以上 USB兼容音频源 )(仅举几个实例 )。 - 中国語 特許翻訳例文集

7. 前記デジタル信号処理回路において、前記第1の移動平均電力値（PW1）を用いて前記伝達関数同定フィルタ（FILID）の前記フィルタ係数（HA［k］）の繰返し演算の収束時間および収束誤差を動的に制御する、システム同定修正強度計算アルゴリズム（ALmu）をさらに備える、ことを特徴とする請求項6に記載の単一トランスデューサを用いた全二重通話回路。

7.根据权利要求 6的单换能器全双工电路，其中，所述数字信号处理电路中的系统识别修正强度计算算法 (ALmu)根据所述第一移动平均功率值 (PW1)来动态地控制所述传递函数识别滤波器 (FILID)的所述滤波器系数 (HA[k])的重复计算的收敛时间和收敛误差。 - 中国語 特許翻訳例文集

一方、上記の例示的なソフトウェア要素によって実現されるそれぞれの方法も、例えば、構成されプログラムされたプロセッサ、特定用途向け集積回路（ASIC：application specific integrated circuit）、フィールド・プログラマブル・ゲート・アレイ（FPGA：field programmable gate array）およびデジタル信号プロセッサ（DSP：digital signal processor）などによって、同様に上述のハードウェア要素において符号化することが可能であることに留意する必要がある。

然而应当注意，借助于所述示例性软件元件实现的相应方法例如还可以借助于配置和编程处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)和数字信号处理器 (DSP)而编码在所述硬件元件中。 - 中国語 特許翻訳例文集

図4に示すように、イメージセンサー34の出力（画像処理部35のデジタル信号と実質同じ）は、原稿の前端の影がイメージセンサー34の読取位置（読取範囲）に至っていない場合には白色の投影面36で反射された光を入力するため、出力は比較的大きな値Xで一定になっている。

如图 4所示，由于原稿的前端的影未达到图像传感器 34的读取位置 (读取范围 )时输入由白色的投影面 36反射的光，因此图像传感器 34的输出 (与图像处理部 35的数字信号实质相同 )以比较大的值 X成为一定。 - 中国語 特許翻訳例文集

一実施形態例において、回路-チップ間(またはチップ-チップ間)通信は、例えば、パルス幅変調、IIC、パラレルデジタルインターフェースのような方法またはその他の方法及び技術上既知のチップ-チップ間信号プロトコルを用いる、10〜100kB/秒の範囲で動作する1線式または2線式のシリアルインターフェースを用いて、実施される。

在一示例性实施例中，电路至芯片 (或芯片至芯片 )通信是使用例如运行在10-100kB/s范围内的单线或双线串行接口、使用例如脉宽调制的方法、IIC、并行数字接口或其它业内已知的方法和芯片至芯片信号协议来实现的。 - 中国語 特許翻訳例文集

ビデオエンコーダ22およびビデオデコーダ28はそれぞれ、1つまたは複数のマイクロプロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、ディスクリート論理、ソフトウェア、ハードウェア、ファームウェア、またはそれらの任意の組合せ、として実装され得る。

视频编码器 22及视频解码器 28可各自实施为一个或一个以上微处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、离散逻辑、软件、硬件、固件或其任何组合。 - 中国語 特許翻訳例文集

各メモリは、水平走査回路9がタイミング制御回路10から指定されたタイミングで出力する列選択信号に従って順にその保持するデジタル値を画像データとして画像処理回路へ出力するとともに、直前フレームでの出力値17を参照電圧生成回路8に出力する。

各存储器按照在定时控制电路 10所指定的定时水平扫描电路 9输出的列选择信号，依次将该保持的数字值作为图像数据向图像处理电路输出，并且将前一帧 (previousframe)中的输出值 17输出至参照电压生成电路 8。 - 中国語 特許翻訳例文集

ステップS317において、画像記録制御部336は、トリミング画像生成制御部335から、複数のトリミング画像を生成させた旨の情報が供給されると、記録メディアインタフェース57を制御し、デジタル信号処理部33において生成された本画像および複数のトリミング画像を記録メディア39に記録させる。

在步骤 S317中，如果从修剪图像产生控制单元 335提供了指示多个修剪图像的产生的信息，则图像记录控制单元 336控制记录介质接口 57并且将由数字信号处理单元 33产生的原图像和多个修剪图像记录在记录介质 39中。 - 中国語 特許翻訳例文集

2. 前記衛星通信システムは、複数のビーム形成ネットワークを更に備えていて、前記方法は、信号成分からビーム信号を導出するために、前記ビーム形成ネットワークの各々で、それぞれのビーム形成加重値によって、前記周波数チャネルの各々における前記信号成分をデジタル的に加重するステップを更に有していることを特徴とする請求項1に記載の方法。

2.根据权利要求 1所述的方法，其中，所述卫星通信系统还包括多个波束赋形网络，所述方法还包括： 为了从信号分量导出波束信号，在所述波束赋形网络中的每一个处，利用相应的波束赋形权重值来对所述频道中的每一个中的所述信号分量进行数字加权。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

変換部310は、光入力端子305に入力されたデジタル光信号から、オーディオ信号のサンプリング周波数と同じ周波数（例えば、44．1kHz）を持つクロックLRCK、サンプリング周波数の例えば512倍あるいは256倍のマスタークロックMCKと、クロックLRCKの1周期毎に存在するそれぞれ24ビットの左右のオーディオデータLDATA，RDATAと、データの各ビットに同期したビットクロックBCKを生成して、セレクタ316に供給する。

转换单元 310产生具有与音频信号的采样频率相同频率 (如，44.1kHz)的时钟 LRCK、主时钟 MCK(其例如为采样频率的512或 256倍 )、时钟 LRCK的每个周期都出现的左右 24位音频数据 LDATA和 RDATA以及与来自输入到光输入端子 305的数字光信号的数据的每一位同步的位时钟 BCK，并将它们提供到选择器 316。 - 中国語 特許翻訳例文集

またカラー画像処理装置2は、領域分離処理部24が出力したRGB信号に対して、色補正部25、黒色生成下色除去部26、空間フィルタ処理部27、出力階調補正部28、階調再現処理部29にて後述する画像処理を実行することにより、CMYK（C：シアン，M：マゼンタ，Y：イエロー，K：ブラック）のデジタル信号からなる画像データを生成し、ストリームとしてカラー画像出力装置13へ出力する。

另外，彩色图像处理装置 2对于区域分离处理部 24输出的 RGB信号，通过由色修正部 25、黑色生成底色除去部 26、空间滤波处理部 27、输出色调修正部 28、色调再现处理部29执行后述的图像处理，生成由 CMYK(C：青绿，M：品红，Y：黄，K：黑 )的数字信号构成的图像数据，作为数据流向彩色图像输出装置 13输出。 - 中国語 特許翻訳例文集

また、カラー画像処理装置2は、領域分離処理部24が出力したRGB信号に対して、色補正部25、黒生成下地除去部26、空間フィルタ処理部27、出力階調補正部28、及び階調再現処理部29にて後述する画像処理を実行することによって、CMYK（C：シアン，M：マゼンタ，Y：イエロー，K：ブラック）のデジタル信号からなる画像データを生成して、ストリームとしてカラー画像出力装置13へ出力する。

此外，彩色图像处理装置 2，利用颜色修正部 25、黑色生成基底除去部 26、空间滤波处理部 27、输出灰度等级修正部 28和灰度等级再现处理部 29对区域分离处理部 24输出的 RGB信号执行后述的图像处理，来生成由 CMYK(C：青，M：品红，Y：黄，K：黑 )数字信号构成的图像数据，以流 (数据流 )的形式向彩色图像输出装置 13输出。 - 中国語 特許翻訳例文集

本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ信号（FPGA）または他のプログラマブル論理デバイス（PLD）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

可以使用设计用于执行本文所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件元件或它们的任意组合来实现或执行与本发明相结合来描述的各种说明性的逻辑框、模块与电路。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

本発明は、上記の課題を解決するためになされたもので、複数の画素が2次元に配列された画素部と、前記画素からの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、前記画素のリセット期間の前記出力信号に係る第1のカウント値と、前記画素の露光期間の前記出力信号に係る第2のカウント値との差分を演算して当該画素の撮像信号として出力するA／D変換部と、前記第1のカウント値のカウント期間の長さと、前記第2のカウント値のカウント期間の長さとが同一となるように前記A／D変換部を制御する制御部とを有する撮像装置である。

A/D转换部，其对具有与来自上述像素的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算上述像素的复位期间的上述输出信号所涉及的第 1计数值与上述像素的曝光期间的上述输出信号所涉及的第 2计数值之差，作为该像素的摄像信号输出； 以及控制部，其控制上述 A/D转换部，以使得上述第 1计数值的计数期间长度与上述第 2计数值的计数期间长度相同。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件或其经设计以执行本文所述的功能的任何组合，且可执行驻存于 IC内或 IC外或 IC内及 IC外的代码或指令。 - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。

可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说明性逻辑、逻辑块、模块和电路。 - 中国語 特許翻訳例文集

各スピーカ装置からサウンドを生成することは、PCMデータバッファにおいてバッファリングされるPCMデータを生成するためにオーディオデータのパケットを復号化することと、タイミングイベントの発生に応答してデジタル／アナログ変換器を介してPCMデータバッファからスピーカにバッファリングされたPCMデータの出力を開始することと、調整クロック信号の周期に応じてPCMデータバッファからのPCMデータの出力をクロック制御することとを含む。

响应于所述定时事件的发生，开始所缓存的 PCM数据从所述 PCM数据缓冲器通过数模转换器向扬声器的输出，并且响应于所述经调整时钟信号的周期定时所述 PCM数据从所述 PCM数据缓冲器的输出。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC包括用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件、电子组件、光学组件、机械组件或者其任意组合，并可以执行存储在 IC内部、IC外部或者两者都有的代码或指令。 - 中国語 特許翻訳例文集

1 デジタルスチルカメラ、11 制御部、13 レンズ群、14 シャッタ、15 レンズ駆動部、17 手振れ補正ユニット、19 イメージセンサ、21 コーデック、22 信号処理回路、23 LCD、25 EEPROM、27 SDRAM、29 カードI／F、29A メモリカード、33 ジャイロセンサ、35 操作部、41 バッテリ、51 筐体、53 光源、55 遮光板、61 Xステージ、63 X軸モータ、65 スクリュー、67 モータナット、69 バネ、71 Yステージ、73 Y軸モータ、75 スクリュー、77 モータナット、79 バネ、101 撮像制御部、103 相対位置検出部、105 初期設定部、107 基準位置設定部、111 基準座標。

1-数码相机，11-控制部，13-透镜组，14-快门，15-透镜驱动部，17-手抖动补偿单元，19-图像传感器，21-编解码器，22-信号处理电路，23-LCD，25-EEPROM，27-SDRAM，29-卡I/F，29A-存储卡，33-陀螺仪传感器，35-操作部，41-电池，51-框体，53-光源，55-遮光板，61-X台，63-X轴电机，65-螺杆，67-电机螺母，69-弹簧，71-Y台，73-Y轴电机，75-螺杆，77-电机螺母，79-弹簧，101-摄像控制部，103-相对位置检测部，105-初始设定部，107-基准位置设定部，111-基准坐标。 - 中国語 特許翻訳例文集

ICは、本明細書で述べた機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、またはプログラマブル論理デバイス、ディスクリートまたはトランジスタ論理、ディスクリートハードウェア部品、電気部品、光学部品、機械部品、またはその任意の組み合わせを備えて良く、そしてICは、IC内部、IC外部、またはその両方にあるコードまたは命令を実行し得る。

IC可以包括设计为执行本申请所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件、电组件、光组件、机械组件或者其任意组合，并且 IC可以执行代码或指令，这些代码或指令位于 IC之内、IC之外或二者中。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関連して説明した様々な例示の論理、論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、書き換え可能なゲート配列（FPGA）、または他のプログラム可能論理回路、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書に記載の機能を実行するよう設計されたこれらのいかなる組合せでも実施または実行することができる。

结合本文公开的实施例所描述的各种说明性的逻辑、逻辑块、模块以及电路可以用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或者其任意组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、電気的コンポーネント、光学的コンポーネント、機械的コンポーネント、あるいは、ここで記述した機能を実施するように設計されたこれらの何らかの組み合わせを含んでいてもよく、そして、IC内に、ICの外部に、または双方に存在するコードまたは命令を実行してもよい。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件，或其经设计以执行本文中所描述的功能的任何组合，且可执行驻留于 IC内、IC外或两种情况下的代码或指令。 - 中国語 特許翻訳例文集

ここに開示された態様に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、実施または実行されることができる。

可用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任一组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

ここに開示された実施形態に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、制御されることもできる。

结合本文所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来控制。 - 中国語 特許翻訳例文集

ここでの開示に関連して説明した、さまざまな実例となる論理ブロック、モジュール、および、回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するために設計されたこれらの何らかの組み合わせで、実現または実行してもよい。

可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的揭示内容而描述的各种说明性逻辑块、模块及电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを 用いて実現または実施されうる。

结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。 - 中国語 特許翻訳例文集

同様に、別個の要素として示されていても、いくつかまたは全ての要素は、例えば、任意の様々な適切な記憶媒体内に具体化されているソフトウェアであって、1または複数のステップに対応する関連付けられたソフトウェアを実行するデジタル信号プロセッサまたは汎用プロセッサ等の、保存されているプログラムによって制御されているプロセッサ内に実装されてもよい。

类似地，虽然被示为分离的元件，但是一些或全部元件可在运行例如与一个或多个步骤相对应的相关联软件的例如数字信号处理器或通用处理器之类的受存储程序控制的处理器中被实现，所述软件可被实施在各种适当的存储介质的任一种介质中。 - 中国語 特許翻訳例文集

装置100に関して説明される、該機能ブロックの内の1又は複数及び／又は該機能ブロックの内の1又は複数の組合せは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array）（FPGA）若しくは他のプログラム可能な論理デバイス、ディスクリート・ゲート若しくはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、又は本明細書記載の諸機能を実行するために設計されたそれ等の任意の適切な組合せ、として具現化されることが出来る。

结合设备 100描述的一个或多个功能块和 /或功能块的一种或多种组合可实现为通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程的逻辑设备、分立的门或晶体管逻辑、分立的硬件组件或设计为执行本文所述功能的任何适当的组合。 - 中国語 特許翻訳例文集

さらに、本明細書で開示される態様に関連して説明される様々な例示的ロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または他のプログラム可能論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素、あるいは本明細書に記載の機能を実施するように設計されたそれらの任意の適切な組合せと共に実装または実施することができる。

另外，可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何合适的组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑、逻辑块、模块以及电路。 - 中国語 特許翻訳例文集

1. 複数の画素が2次元に配列された画素部と、前記画素からの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、前記画素のリセット期間の前記出力信号に係る第1のカウント値と、前記画素の露光期間の前記出力信号に係る第2のカウント値との差分を演算して当該画素の撮像信号として出力するA／D変換部と、前記A／D変換部に対し、前記画素のリセット期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎のカウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第1のカウント値とさせると共に、前記画素の露光期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎の前記カウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第2のカウント値とさせるように制御する制御部と

A/D转换部，其对具有与来自所述像素的输出信号的大小相应的频率的时钟进行计数，进行数字化而生成计数值，并且计算第一计数值与第二计数值之间的差而作为该像素的摄像信号进行输出，其中所述第一计数值与所述像素的复位期间的输出信号相关，所述第二计数值与所述像素的曝光期间的输出信号相关； 以及控制部，其使所述 A/D转换部在连续的大致相等的多个小期间中分别对所述像素的复位期间的输出信号进行计数，对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第一计数值，并且使所述 A/D转换部在连续的大致相等的多个小期间中分别对所述像素的曝光期间的输出信号进行计数，并对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第二计数值。 - 中国語 特許翻訳例文集

締付トルク測定ユニット(30)は、外周をケーシング(35)により包囲されており、内部に、前述した送信側手段(20)が配備されると共に、図1に示すように、回転軸(50)に作用するトルクを電気的に検知する検出用センサ(31)と、該検出用センサ(31)から出力された締付情報を増幅する増幅器(32)、増幅された締付情報をA／D変換するA／D変換器(33)を有し、A／D変換器(33)によりデジタル信号化された締付情報は、送信側制御手段(21)に送信される。

紧固扭矩测量部件 30，其外周被套管 35包围，其内部配备前述的发送侧单元 20，并且，如图 1所示，还具有： 检测用传感器 31，其电检知作用在旋转轴50上的扭矩； - 中国語 特許翻訳例文集

この中に開示された実施形態に関連して記述された様々な例示の論理ブロック、モジュール、回路は、この中に記述された機能を行うために設計された汎用プロセッサ、デジタルシグナルプロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラム可能な論理装置、個別のゲートまたはトランジスターロジック、個別のハードウェア部品またはその任意の組み合わせで実装または実行されるかもしれない。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

19. 前記プリアンプ信号は、1又は複数の追加部分を有しており、各追加部分は、前記複数のステップエッジの中の第1追加ステップエッジと、前記複数のステップエッジの中の第1追加ステップエッジの直後に続く、前記複数のステップエッジの中の第2追加ステップエッジとで個々に規定され、前記方法は、各追加部分について、前記追加部分に関する複数のデジタルサンプルの各々のデジタル値を用いて、前記追加部分の長さで規格化された前記追加部分の平均傾きを決定することで、1又は複数の追加の傾きの平均値を決定する工程を含んでおり、前記エネルギー測定フィルタの応答を補正するために、前記部分の長さで規格化された前記部分の平均傾きを用いる工程は、前記傾きの平均値と、前記1又は複数の追加の傾きの平均値とを用いて、更なる傾きの平均値を決定する工程と、前記更なる傾きの平均値を用いて前記エネルギー測定フィルタの応答を補正する工程とを含む、請求項18の方法。

19.如权利要求 18所述的方法，其中，所述前置放大器信号具有一个或多个附加部分，每个附加部分由所述阶跃边沿中的相应的第一附加阶跃边沿和紧邻在所述阶跃边沿中的所述第一附加阶跃边沿之后的所述阶跃边沿中的相应的第二附加阶跃边沿定义，其中，所述方法还包括对于每个所述附加部分通过使用与所述附加部分相关的每个数字样本的数字值来确定通过所述附加部分的长度归一化的附加部分的平均倾斜度而确定一个或多个附加平均倾斜度值，并且其中，所述使用通过所述部分的长度归一化的所述部分的所述平均倾斜度来修正所述能量测量滤波器的响应包括使用所述平均倾斜度值和所述一个或多个附加平均倾斜度值来确定另外的平均倾斜度值，以及使用所述另外的平均倾斜度值来修正所述能量测量滤波器的响应。 - 中国語 特許翻訳例文集