「トランジスタ」に関連した中国語例文の一覧 -中国語例文検索

全てのリセットトランジスタ100のゲートは、画素110の各行内で互いに接続されている。

所有复位晶体管 100的栅极在每一像素110行内连接在一起。 - 中国語 特許翻訳例文集

全てのリセットトランジスタ101のゲートは、画素110の各行内で互いに接続されている。

所有复位晶体管 101的栅极在每一像素 110行内连接在一起。 - 中国語 特許翻訳例文集

図4a及び図4bは、行選択トランジスタ112を加えられた本発明の代替の実施形態を示す。

图 4a及图 4b展示本发明的添加了行选择晶体管 112的替代实施例。 - 中国語 特許翻訳例文集

これらの実施形態は、行選択トランジスタが付加された点を除いて、図3と同じである。

除添加了行选择晶体管外，这些实施例与图 3相同。 - 中国語 特許翻訳例文集

リセットトランジスタTr2は、行選択信号φSELとFD22との間に接続される。

重置晶体管 Tr2连接在行选择信号 和浮置扩散 22之间。 - 中国語 特許翻訳例文集

負荷MOSトランジスタ105は垂直出力線毎に設けられ、ゲートが共通に接続されている。

负载 MOS晶体管 105是对于各个垂直输出线 102设置的。 - 中国語 特許翻訳例文集

このとき、MOSトランジスタ221と定電流源225とで構成されるソースフォロワの出力はVRSである。

此时，包含 MOS晶体管 221和恒流源 225的源跟随器的输出为 VRS。 - 中国語 特許翻訳例文集

その後、選択行の選択パルスSELをアクティブとすることで、選択トランジスタ25がオンする。

然后，选定的像素行的选择脉冲 SEL被激活，以接通选择晶体管 25。 - 中国語 特許翻訳例文集

しかる後、選択パルスSELを非アクティブにし、選択トランジスタ25をオフさせる。

然后，选择脉冲 SEL被禁止以关断选择晶体管 25。 - 中国語 特許翻訳例文集

なお、直列接続される2つのNMOSトランジスタ25，26のゲート幅Wは、それぞれ同じ2μmである。

并且，所串联连接起来的 2个 NMOS晶体管 25、26的栅极宽度 W分别都为 2μm。 - 中国語 特許翻訳例文集

直列接続される2つのNMOSトランジスタ27，28のゲート幅Wは、それぞれ同じ4μmである。

所串联连接起来的 2个 NMOS晶体管 27、28的栅极宽度 W分别都为 4μm。 - 中国語 特許翻訳例文集

直列接続される2つのNMOSトランジスタ33，34のゲート幅Wは、それぞれ同じ3μmである。

所串联连接的 2个NMOS晶体管 33、34的栅极宽度 W都为 3μm。 - 中国語 特許翻訳例文集

直列接続される2つのNMOSトランジスタ35，36のゲート幅Wは、それぞれ同じ5μmである。

所串联连接的 2个 NMOS晶体管 35、36的栅极宽度 W都为 5μm。 - 中国語 特許翻訳例文集

なお、直列接続される2つのNMOSトランジスタ40，41のゲート幅Wは、それぞれ同じ7μmである。

并且，所串联连接的 2个 NMOS晶体管 40、41的栅极宽度 W都为 7μm。 - 中国語 特許翻訳例文集

なお、直列接続される2つのNMOSトランジスタ25，26のゲート幅Wは、それぞれ同じ2μmである。

并且，所串联连接的 2个 NMOS晶体管 25、26的栅极宽度 W分别都为 2μm。 - 中国語 特許翻訳例文集

なお、直列接続される2つのNMOSトランジスタ30，31のゲート幅Wは、それぞれ同じ1μmである。

并且，所串联连接的 2个 NMOS晶体管30、31的栅极宽度 W分别都为 1μm。 - 中国語 特許翻訳例文集

基準電圧線Vref1を駆動するPMOSトランジスタ75，76のうち、電源77にソース端子が接続されるPMOSトランジスタ75のゲート端子は、グランドに接続され、PMOSトランジスタ75のドレイン端子と基準電圧線Vref1との間に介在するPMOSトランジスタ76のゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。

驱动基准电压线 Vref1的 PMOS晶体管 75、76中源极端子连接到电源 77的 PMOS晶体管 75的栅极端子与电路接地端连接，处于 PMOS晶体管 75的漏极端子与基准电压线Vref1之间的 PMOS晶体管 76的栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。 - 中国語 特許翻訳例文集

また、基準電圧線Vref3を駆動するNMOSトランジスタ78，79のうち、基準電圧線Vref3にドレイン端子が接続されるNMOSトランジスタ78のゲート端子には、列選択信号が入力され、NMOSトランジスタ78のソース端子とグランドとの間に介在するNMOSトランジスタ79のゲート端子は、電源77に接続されている。

另外，驱动基准电压线 Vref3的 NMOS晶体管 78、79中漏极端子与基准电压线Vref3连接的 NMOS晶体管 78的栅极端子被输入列选择信号，处于 NMOS晶体管 78的源极端子与电路接地端之间的 NMOS晶体管 79的栅极端子与电源 77连接。 - 中国語 特許翻訳例文集

また、選択トランジスタ147のゲート電極への選択パルスSELの印加が停止される。

另外，停止将选择脉冲 SEL施加至选择晶体管 147的栅电极。 - 中国語 特許翻訳例文集

まず、時刻t1の際、リセットパルスRSTが”H”レベルとされ、リセットトランジスタRSTTrがオンとされる。

首先，在时刻 t1时，将复位脉冲 RST设为“H”电平，使复位晶体管 RSTTr导通。 - 中国語 特許翻訳例文集

その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が大きくなる。

这增大了流向 N沟道 MOS晶体管 15的参考电流 Iref0的值。 - 中国語 特許翻訳例文集

その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が小さくなる。

这减小了流向 N沟道 MOS晶体管 15的参考电流 Iref0的值。 - 中国語 特許翻訳例文集

PチャネルMOSトランジスタ21のゲートには、差動入力信号の一方の信号IN1が入力される。

差分输入信号的一个信号 IN1进入 P沟道 MOS晶体管 21的栅极。 - 中国語 特許翻訳例文集

PチャネルMOSトランジスタ22のゲートには、差動入力信号の他方の信号IN2が入力される。

差分输入信号的另一个信号 IN2进入 P沟道 MOS晶体管 22的栅极。 - 中国語 特許翻訳例文集

画素ダミーアンプトランジスタ117のドレインが電源ラインLVDDAMPに接続され、ソースが画素ダミー選択トランジスタ118のドレインに接続されている。

像素哑放大晶体管 117具有连接至电源线 LVDDAMP的漏极、以及连接至像素哑选择晶体管 118的漏极的源极。 - 中国語 特許翻訳例文集

1水平走査期間内において、まず、変換領域103−1、103−2の電圧をリセットするために、リセットトランジスタ104−1、104−2および選択トランジスタ106−1、106−2がオン状態にされる。

在水平扫描时间周期中，首先，复位晶体管 104-1和104-2以及选择晶体管 106-1和 106-2被接通，以便分别复位转换区域 103-1和 103-2的电压。 - 中国語 特許翻訳例文集

なお、図4において選択トランジスタ41の後段に増幅回路42を配置している、すなわち1列あたりに1個の増幅回路42を配置しているが、選択トランジスタ41の前段に増幅回路42を配置しても良い。

在图 4中，放大电路 42被布置在选择晶体管 41之后，即，对于每一列布置一个放大电路 42，但是放大电路 42可以布置在选择晶体管 41之前。 - 中国語 特許翻訳例文集

そして、選択制御線LSELを通して制御信号（アドレス信号またはセレクト信号)SELが選択トランジスタ115のゲートに与えられ、選択トランジスタ115がオンする。

控制信号 (地址信号或选择信号 )SEL经由选择控制线 LSEL供给至选择晶体管115的栅极，来导通选择晶体管 115。 - 中国語 特許翻訳例文集

そして、NMOSトランジスタNT311のゲートにより第1の信号入力端子が形成され、NMOSトランジスタNT312のゲートにより第2の信号入力端子が形成される。

NMOS晶体管 NT311的栅极构成第一信号输入端子，而 NMOS晶体管 NT312的栅极构成第二信号输入端子。 - 中国語 特許翻訳例文集

すなわち、負荷トランジスタゲート線612に示される波形は、接続期間において従来負荷トランジスタゲート線872と同様の波形を示す。

也就是说，在连接时段期间，负载晶体管栅极线 612示出与现有技术的负载晶体管栅极线 872的波形相似的波形。 - 中国語 特許翻訳例文集

しかしながら、このような長期的な電位低下は、設定トランジスタ611から負荷トランジスタゲート線612へのチャンネルリーク電流によって抑制されると考えられる。

然而，这样的长期下降有可能被从设置晶体管 611到负载晶体管栅极线 612的沟道漏电流抑制。 - 中国語 特許翻訳例文集

また、第2負荷トランジスタ624は、そのドレイン端子が垂直信号線（VSL1または2）501または502に接続され、そのソース端子が負荷トランジスタ614のドレイン端子に接続される。

另一方面，第二负载晶体管 624使其漏极端子连接到垂直信号线 (VSL1或 VSL2)501或 502，并且使其源极端子连接到负载晶体管 614的漏极端子。 - 中国語 特許翻訳例文集

この第2負荷トランジスタ624は、基準トランジスタ691に流れる基準電流に応じた負荷電流を垂直信号線（VSL1または2）501または502に供給する。

第二负载晶体管 624将与流过参考晶体管 691的参考电流相当的负载电流提供到垂垂直信号线 (VSL1或VSL2)501或 502。 - 中国語 特許翻訳例文集

選択トランジスタ56は、タイミング制御部26から供給される駆動信号SELに従って、増幅トランジスタ55からの電圧信号の垂直信号線57への出力をオン／オフする。

选择晶体管 56根据从时序控制部分 26提供的驱动信号 SEL，接通 /切断从放大晶体管 55到垂直信号线 57的电压信号的输出。 - 中国語 特許翻訳例文集

また、電圧緩和トランジスタ202pのドレイン電圧およびゲート電圧は、それぞれ、“VTT−Vα”，“VTT”になるので、電圧緩和トランジスタ202pの端子間電圧を“VTT”よりも低くすることができる。

而且，由于电压缓和晶体管 202p的漏极电压及栅极电压分别为“VTT-Vα”、“VTT”，所以可以使电压缓和晶体管 202p的端子间电压比“VTT”低。 - 中国語 特許翻訳例文集

同様に、電圧緩和トランジスタ202nのドレイン電圧およびゲート電圧は、それぞれ、“VTT”，“VTT−Vα”になるので、電圧緩和トランジスタ202nの端子間電圧を“VTT”よりも低くすることができる。

同样，由于电压缓和晶体管 202n的漏极电压及栅极电压分别为“VTT”、“VTT-Vα”，所以可以使电压缓和晶体管 202n的端子间电压比“VTT”低。 - 中国語 特許翻訳例文集

また、電圧緩和トランジスタ202p，202nのドレイン電圧およびゲート電圧は“VTT”になるので、電圧緩和トランジスタ202p，202nの端子間電圧を“VTT”よりも低くすることができる。

而且，由于电压缓和晶体管 202p、202n的漏极电压及栅极电压为“VTT”，所以可以使电压缓和晶体管 202p、202n的端子间电压比“VTT”低。 - 中国語 特許翻訳例文集

なお、選択トランジスタTr4のソースを列信号線VSLと接続しないことで、増幅トランジスタTr3から列信号線VSLへ誤って信号が出力されないようにしている。

选择晶体管Tr4的源极不连接到列信号线VSL，以防止来自放大晶体管Tr3的信号错误地输出到列信号线 VSL。 - 中国語 特許翻訳例文集

具体的には、図2において、負荷トランジスタ31のゲートに図5に示すスイッチングパルスLOADを印加することで、負荷トランジスタ31にスイッチ素子としての役割を持たせる。

更具体地说，在图 4中，图 7所示的开关脉冲 LOAD被提供到负载晶体管 31的栅极，这使负载晶体管 31充当开关元件。 - 中国語 特許翻訳例文集

アドレストランジスタ24は、ドレイン端子が電源（電圧VDD）26に接続され、ソース端子が増幅トランジスタ23のドレイン端子に接続され、ゲート端子がアドレス線ADDRESSに接続されている。

地址晶体管 24的漏极端子与电源 (电压 VDD)26连接，源极端子与放大晶体管 23的漏极端子连接，栅极端子与地址线 ADDRESS连接。 - 中国語 特許翻訳例文集

アドレストランジスタ24は、行選択を行うアドレス線ADDRESSの電圧によりオン・オフ制御され、行選択されてオンしている期間において増幅トランジスタ23のドレイン端子を電源26に接続する。

地址晶体管 24通过进行行选择的地址线 ADDRESS的电压来进行导通 /截止控制，在被行选择后导通的期间，放大晶体管 23的漏极端子与电源 26连接。 - 中国語 特許翻訳例文集

但し、このときのFD25の電圧は増幅トランジスタ23の閾値以下であるから、増幅トランジスタ23はソースフォロワ回路動作の開始をスタンバイしている状態になる。

但是，由于此时的 FD25的电压为放大晶体管 23的阈值以下，放大晶体管 23成为准备开始源极跟踪器电路动作的状态。 - 中国語 特許翻訳例文集

単位画素2aでは、増幅トランジスタ23はオンしているが、アドレストランジスタ24が選択解除によりオフしたので、ドレイン端子が電源から切り離された状態となる。

在单位像素 2a中，虽然放大晶体管 23导通，但由于地址晶体管 24基于选择解除而被截止，因此漏极端子成为从电源被切断的状态。 - 中国語 特許翻訳例文集

また、PMOSトランジスタ60，66のドレイン端子にソース端子が接続されるPMOSトランジスタ61，67の各ゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。

另外，源极端子连接到 PMOS晶体管 60、66的漏极端子的 PMOS晶体管 61、67的各栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。 - 中国語 特許翻訳例文集

電源側に直列配置されるPMOSトランジスタ60，61およびPMOSトランジスタ66，67において、電源64にソース端子が接続されるPMOSトランジスタ60，66のうち、PMOSトランジスタ60のゲート端子には、n＋1列目のレジスタデータDn＋1が直接入力され、PMOSトランジスタ66のゲート端子には、n＋1列目のレジスタデータDn＋1を論理反転したデータ（／Dn＋1）とn列目のレジスタデータDnを論理反転したデータ（／Dn）とがNAND回路70を介して入力される。

在配置于电源侧的 PMOS晶体管 60、61和 PMOS晶体管 66、67中，在源极端子连接到电源 64的 PMOS晶体管 60、66中 PMOS晶体管 60的栅极端子被直接输入第 n+1列的寄存器数据 Dn+1，PMOS晶体管 66的栅极端子经由 NAND电路 70被输入对第 n+1列寄存器数据Dn+1进行逻辑反转后的数据 (/Dn+1)和对第 n列寄存器数据 Dn进行逻辑反转后的数据 (/Dn)。 - 中国語 特許翻訳例文集

そして、垂直信号線Vsig11aに用いられている配線H11は、ビアB2を介してアンプトランジスタ14のソース側の拡散層DF2に接続され、垂直信号線Vsig11bに用いられている配線H11は、ビアB2を介してアンプトランジスタ14´のソース側の拡散層DF2に接続され、垂直信号線Vsig11cに用いられている配線H11は、ビアB2を介してアンプトランジスタ14´´のソース側の拡散層DF2に接続されている。

并且，用于垂直信号线 Vsig11a的配线 H11经由通孔 B2连接在放大晶体管 14的源极侧的扩散层 DF2上，用于垂直信号线 Vsig11b的配线 H11经由通孔 B2连接在放大晶体管 14′的源极侧的扩散层 DF2上，用于垂直信号线 Vsig11c的配线 H11经由通孔 B2连接在放大晶体管 14″的源极侧的扩散层 DF2上。 - 中国語 特許翻訳例文集

期間t4でリセットパルスRSTが“H”レベルとなり、リセットトランジスタ23がオン状態になることによってFD部26のみをリセットし、期間t5で選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。

在时段 t4，通过使得复位脉冲 RST为“H”电平并且使得复位晶体管 23处于导通状态，仅仅复位 FD区 26，并且在时段 t5，通过使得选择电源电势 SELVDD为“L”电平并且使得FD区 26的电势低于放大晶体管 24的阈值，放大晶体管 24被关断，以使得像素处于未选定状态。 - 中国語 特許翻訳例文集

この状態の画素（1，1）においては、リセットトランジスタT1がオフの状態なので、続けて、画素信号読みを行う。

在该状态下，由于在像素 (1，1)处复位晶体管 T1保持断开，因此像素信号读取操作继续。 - 中国語 特許翻訳例文集

図6においては、光電変換素子D1、FD容量C1、各トランジスタのゲート、ソース、ドレインおよび配線以外は省略している。

参考图 6，没有示出除了光电转换元件 D1、FD电容器 C1、各个晶体管的栅极、源极和漏极、以及内部连线以外的组件。 - 中国語 特許翻訳例文集

【図4】本実施形態に係る4つのトランジスタで構成されるCMOSイメージセンサの画素の一例を拡大して示す図である。

图 4放大地描述了根据实施例的具有 4个晶体管的 CMOS图像传感器中的像素的例子； - 中国語 特許翻訳例文集