「トーネード IDS」に関連した中国語例文の一覧 -中国語例文検索

参照信号比較型のAD変換に当たっては、変換開始（比較処理の開始）から変換終了（比較処理の終了）までの時間に基づいてカウント動作有効期間を決定し、その期間を示すカウントイネーブル信号ENに基づきアナログの処理対象信号をデジタルデータに変換する。

在基准信号比较 AD转换中，基于从比较的开始 (比较开始 )到结束 (比较结束 )的时间来确定计数操作的有效时间段。 基于指示有效时间段的计数使能信号 EN将模拟目标信号转换为数字数据。 - 中国語 特許翻訳例文集

図7の入力ノード703は駆動信号（例えば、並列データバスのビット線に沿って出力用ドライバに供給されるもの）の一表現を受信し、一方、イネーブル信号（図7のAP、BP、AN、BNラベルのもの）は、この表現を出力705（図7には見えない関連容量ネットワークの）に選択的に接続し、そしてnMOSおよびpMOSトランジスタ（図7の707、709、711、713ラベルのもの）の制御により調整可能駆動を与えるために使用される。

图7的输入节点 703接收 (比如输入到驱动器用于沿并行数据总线的位线输出的 )驱动信号的表示； (图 7中标记为 AP、BP、AN和 BN的 )使能信号用于选择性地将这一表示耦合到 (用于未见于图 7中的相关电容网络的 )输出 705，并且通过控制 (标记为 707、709、711和 713的 )nMOS和 pMOS晶体管来提供可调驱动。 - 中国語 特許翻訳例文集

たとえば、図8は、マルチギガビット送受信装置（multi-gigabit transceiver：MGT801）、設定可能論理ブロック（configurable logic block：CLB802）、ランダムアクセスメモリブロック（BRAM803）、入出力ブロック（IOB804）、設定およびクロックロジック（CONFIG／CLOCKS805）、デジタル信号処理ブロック（digital signal processing block：DSP806）、専用入出力ブロック（I／O807）（たとえば、設定ポートおよびクロックポート）、および、デジタルクロックマネージャ、アナログ−デジタル変換器、システム監視論理などのような、他のプログラマブル論理808を含む、多くの数の異なるプログラマブルタイルを含むFPGAアーキテクチャ800を示す。

举例来说，图 8说明 FPGA架构 800，其包含大量不同的可编程瓦，包含多千兆位收发器 (MGT 801)、可配置逻辑块 (CLB 802)、随机存取存储器块 (BRAM 803)、输入 /输出块 (IOB 804)、配置与计时逻辑 (CONFIG/CLOCKS 805)数字信号处理块 (DSP 806)、专用输入 /输出块 (I/O 807)(例如，配置端口和时钟端口 )和其它可编程逻辑 808，例如数字时钟管理器、模 /数转换器、系统监视逻辑等等。 - 中国語 特許翻訳例文集