「パルス回路」に関連した中国語例文の一覧 -中国語例文検索

サンプリングスイッチSW201は、タイミング制御回路140によるサンプリングパルスSMP12がアクティブ（たとえばハイレベル）で供給される期間オン状態となる。

在有效状态 (例如，处于高电平 )下供给来自定时控制电路 140的采样脉冲 SMP12的时间段期间，采样开关 SW201接通。 - 中国語 特許翻訳例文集

サンプリングスイッチSW191A−1は、タイミング制御回路140によるサンプリングパルスSMP11Aがアクティブ（たとえばハイレベル）で供給される期間オン状態となる。

在从定时控制电路 140供给有效状态 (例如，处于高电平 )下的采样脉冲 SMP11A的时间段期间，采样开关 SW191A-1接通。 - 中国語 特許翻訳例文集

サンプリングスイッチSW191A−2は、タイミング制御回路140によるサンプリングパルスSMP11Aがアクティブ（たとえばハイレベル）で供給される期間オン状態となる。

在从定时控制电路 140供给有效状态 (例如，处于高电平 )下的采样脉冲 SMP11A的时间段期间，采样开关 SW191A-2接通。 - 中国語 特許翻訳例文集

サンプリングスイッチSW191A−3は、タイミング制御回路140によるサンプリングパルスSMP11Aがアクティブ（たとえばハイレベル）で供給される期間オン状態となる。

在从定时控制电路 140供给有效状态 (例如，处于高电平 )下的采样脉冲 SMP11A的时间段期间，采样开关 SW191A-3接通。 - 中国語 特許翻訳例文集

サンプリングスイッチSW191A−nは、タイミング制御回路140によるサンプリングパルスSMP11Aがアクティブ（たとえばハイレベル）で供給される期間オン状態となる。

在从定时控制电路 140供给有效状态 (例如，处于高电平 )下的采样脉冲 SMP11A的时间段期间，采样开关 SW191A-n接通。 - 中国語 特許翻訳例文集

【図8】図8は、図5に示した本発明の実施の形態6による受動ミキサに含まれるローカル信号パルス幅縮小回路LOPCの構成を示す図である。

图 8是表示包含在基于图 5所示的本发明实施方式 6的无源混频器中的本振信号脉冲宽度缩小电路 LOPC的结构的图。 - 中国語 特許翻訳例文集

CDS回路711および712は、基準信号読出制御線204からの読出しパルスに従って、その接続された垂直信号線（VSL1および2）501および502からの基準信号を読み出す。

CDS电路 711和 712根据经由参考信号读出控制线 204提供的读出脉冲，分别从与 CDS电路 711和 712连接的垂直信号线 (VSL1和 VSL2)501和 502读出参考信号。 - 中国語 特許翻訳例文集

また、CDS回路711および712は、画素信号読出制御線205からの読出しパルスに従って、その接続された垂直信号線（VSL1および2）501および502からの画素信号を読み出す。

此外，CDS电路711和 712根据经由像素信号读出控制线 205提供的读出脉冲，分别从与 CDS电路 711和712连接的垂直信号线 (VSL1和 VSL2)501和 502读出像素信号。 - 中国語 特許翻訳例文集

基準信号読出し期間終了後、時刻t3では、電荷転送線331を介して、行走査回路300から転送トランジスタ412に転送パルス330が供給される。

在接在参考信号读出时段的结束之后的时刻 t3，经由电荷传输线 331将传输脉冲330从行扫描电路 300提供到传输晶体管 412。 - 中国語 特許翻訳例文集

同期処理部154は、例えば、デジタルPLL（Phase Locked Loop）回路等を有する構成とされ、信号d16と信号d17の波形のピークに対応させてクロックのパルスを生成するようになされている。

同步处理器 154具有如下配置，该配置具有例如数字锁相环(PLL)电路等，并且生成与信号 d16和信号 d17的波形的峰值相关联的时钟的脉冲。 - 中国語 特許翻訳例文集

1つの論理ゲート315から出力されたパルス信号は、2つに分岐され、隣接する2本の水平ライン用の電源制御線DSLに対応するスイッチ回路317に供給される。

从一个逻辑门 315输出的脉冲信号被划分为 2个，并被供应到对应于相邻的两个水平线的电力供应控制线 DSL的切换电路 317。 - 中国語 特許翻訳例文集

なお、水平ラインの本数が奇数の場合には、いちばん下の論理ゲート315からは、M行目の水平ライン用の電源制御線DSLに対応するスイッチ回路317にのみパルス信号が供給されるようになる。

在所述水平线的数量是奇数的情况中，将来自位于底部的逻辑电路 315的脉冲信号仅供应到对应于第 M水平线的电力供应控制线 DSL的切换电路 317。 - 中国語 特許翻訳例文集

1つの論理ゲート415から出力されたパルス信号は、交互に2つまたは3つに分岐され、隣接する2本または3本の水平ライン用の電源制御線DSLに対応するスイッチ回路417に供給される。

从一个逻辑门 415输出的脉冲信号被交替地划分为二个或三个，并被供应到对应于相邻的两个或三个水平线的电力供应控制线 DSL的切换电路 417。 - 中国語 特許翻訳例文集

同様に、HDカウンタ414のカウント値が、VD同期レジスタB（410）のリセット走査開始カウントと一致すると、カウンタスタートパルス生成回路B（421）と、HDカウンタ同期レジスタB（423）は次の動作をする。

类似地，当 HD计数器 414的计数值与存储在 VD同步寄存器 B(410)中的复位扫描开始计数匹配时，计数器开始脉冲产生电路 B(421)和 HD计数器同步寄存器 B(423)执行以下操作。 - 中国語 特許翻訳例文集

図1に示す画素回路構成の単位画素20が行列状に配置されてなるCMOSイメージセンサ10では、一般的に、図4（A）に示すように、期間t1で転送パルスTRGおよびリセットパルスRSTが共に“H”レベルになることによってフォトダイオード21およびFD部26をリセットし、期間t2で受光した光を電子に光電変換し、フォトダイオード21に蓄積する。

在 CMOS图像传感器 10(其中，包括图 1所示的像素电路配置的单元像素 20以矩阵形式排列 )中，一般如图 4A所示，在时段“t1”通过使得转移脉冲 TRG和复位脉冲 RST都为“H”电平，复位光电二极管 21和 FD区 26，在时段“t2”所接收的光被光电转换为存储在光电二极管 21中的电子。 - 中国語 特許翻訳例文集

サンプルホールド部191は、内部電圧生成回路180で生成されるDCバイアス電圧VDC11を、制御信号としてのサンプリングパルスSMP11がアクティブ（たとえばハイレベル）で供給される期間サンプリングし、ホールドする。

采样 /保持部分 191将由内部电压生成电路 180生成的 DC偏置电压 VDC 11采样并保持其中在有效状态下 (例如，处于高电平 )向其供给作为控制信号的采样脉冲 SMP11的时间段。 - 中国語 特許翻訳例文集

サンプルホールド部192は、内部電圧生成回路180で生成されるDCバイアス電圧VDC12を制御信号としてのサンプリングパルスSMP11がアクティブ（たとえばハイレベル）で供給される期間サンプリングし、ホールドする。

采样 /保持部分 192将由内部电压生成电路 180生成的 DC偏置电压 VDC12采样并保持一在有效状态下 (例如，处于高电平 )向其供给作为控制信号的采样脉冲 SMP11的时间段。 - 中国語 特許翻訳例文集

図4に示された回路は、パルス発生器220の入力信号が、図5A〜5Dを参照して以下ここでさらに述べられる、ノイズの影響を除去するためのヒステリシスおよびフィルタリングに従うしきい値Vrefpを超えたか検出するために動作する。

如下文中参看图 5A到图 5D所进一步描述，图 4中所示的电路操作以检测脉冲产生器 220的输入信号是否超过阈值 Vrefp，其经受滞后和滤波以对抗噪声的影响。 - 中国語 特許翻訳例文集

期間t14では、選択パルスSELが“H”レベルになることによって転送された電子の量に応じたFD部26の電位を信号レベルとして読み出し、必要に応じて、期間t12で読み出したリセットレベルを用いて、例えばカラム回路16においてノイズキャンセル処理を行う。

在时段 t14，通过使得选择脉冲 SEL为“H”电平，根据被转移电子的量的 FD区 26的电势被读出，作为信号电平，并且如果需要的话，使用在时段 t12读出的复位电平，在例如列电路 16中执行噪音消除处理。 - 中国語 特許翻訳例文集

水平同期信号21が連続して入力され、HDカウンタ414のカウント値が、VD同期レジスタA（409）のリセット走査開始カウントと一致すると、カウンタスタートパルス生成回路A（417）と、HDカウンタ同期レジスタA（419）は次の動作をする。

当连续地输入水平同步信号 21并且 HD计数器 414的计数值与存储在 VD同步寄存器 A(409)中的复位扫描开始计数匹配时，计数器开始脉冲产生电路 A(417)和 HD计数器同步寄存器 A(419)执行以下操作。 - 中国語 特許翻訳例文集

CPU書き込みレジスタR（401）、カウンタスタートパルス生成回路R（407）、VD同期レジスタR（408）は、図3の説明と同じ動作であるが、奇数フィールドに対する偶数フィールドの読み出し開始行の差分であるオフセット値のレジスタが追加される。

CPU写入寄存器 R(401)、计数器开始脉冲产生电路 R(407)和VD同步寄存器 R(408)的操作与参考图 3描述的那些操作相同。 - 中国語 特許翻訳例文集

垂直駆動回路112は、条件に応じて1行や全行の画素行を選択するシフトレジスタやアドレスデコーダ、選択された画素行に駆動パルスを通すスイッチング回路、それをバッファリングして画素駆動線を駆動するバッファ回路などによって構成され、画素部111の各単位画素を、全画素同時、行単位、あるいは、画素単位で駆動する画素駆動部である。

垂直驱动电路 112由根据条件选择一行或所有行像素行的移位寄存器或地址解码器、将驱动脉冲传递到选择的像素行的切换电路、缓冲该驱动脉冲并驱动像素驱动线的缓冲电路等构成，并且所述垂直驱动电路是以像素为单位、以行为单位或对所有像素同时地驱动像素部 111的每一个单元像素的像素驱动部。 - 中国語 特許翻訳例文集

一実施形態例において、回路-チップ間(またはチップ-チップ間)通信は、例えば、パルス幅変調、IIC、パラレルデジタルインターフェースのような方法またはその他の方法及び技術上既知のチップ-チップ間信号プロトコルを用いる、10〜100kB/秒の範囲で動作する1線式または2線式のシリアルインターフェースを用いて、実施される。

在一示例性实施例中，电路至芯片 (或芯片至芯片 )通信是使用例如运行在10-100kB/s范围内的单线或双线串行接口、使用例如脉宽调制的方法、IIC、并行数字接口或其它业内已知的方法和芯片至芯片信号协议来实现的。 - 中国語 特許翻訳例文集

この画素回路では、リセット電圧Vrstを垂直信号線111から選択的に供給する構成となっているために、リセットトランジスタ23がFD部26（増幅トランジスタ24のゲート電極）と垂直信号線111との間に接続されるとともに、垂直信号線111にはスイッチパルスSWでオン状態となるスイッチトランジスタ27を介して選択的にリセット電圧Vrstが供給されることになる。

像素电路具有如下配置，其中，复位电压 Vrst被选择性地从垂直信号线 111供应，因此，复位晶体管 23被连接在 FD区 26(放大晶体管 24的栅电极 )和垂直信号线 111之间，并且复位电压 Vrst通过开关晶体管 27被选择性地供应到垂直信号线 111，所示开关晶体管 27通过开关脉冲 SW导通。 - 中国語 特許翻訳例文集