「フレーム・バッファー」に関連した中国語例文の一覧 -中国語例文検索

したがって、パケット・バッファ404は、フレームがFEC処理可能と見なされるまでフレームにおけるパケットのすべてを格納する必要はない。

这样，不再需要包缓冲器 404在认为帧为 FEC处理作好准备之前存储该帧的所有包。 - 中国語 特許翻訳例文集

したがって、MPEGメディア・フレームを格納する必要があるパケット・バッファ104内のバッファ・メモリの量MemPerFrameは、以下の通り定義することができる。

这样，包缓冲器 104中的需要存储 MPEG媒体帧的缓冲存储器的量 MemPerFrame可以如下定义： - 中国語 特許翻訳例文集

この説明では、図3には、パケット・バッファ104の例示的な一実装形態が示してあり、このパケット・バッファには12のメディア・フレーム3021〜30212（それぞれ25のパケットを有する）を格納することができる。

为了例示，图 3以图形方式描绘了包缓冲器 104的示范性实现方式，其中，可以存储 12个媒体帧 3021-30212(每一个都具有 25个包 )。 - 中国語 特許翻訳例文集

従来の受信機100では、パケット・バッファ104内に格納されるフレームの数mは、通常12から30の間である。

在常规接收器 100中，要存储在包缓冲器 104中的帧的数量 m典型处于 12与 30之间。 - 中国語 特許翻訳例文集

他の実施形態では、本発明は受信機である。 この受信機は、3つ以上のデータ・パケットおよび誤り訂正（EC）パケットを含む第1のフレームのパケットのサブセットを連続的に受信するように構成されたパケット・バッファを備える。

在另一实施例中，本发明是一种接收器。 - 中国語 特許翻訳例文集

たとえば、パケット・ジッタが、前述の受信機100の場合と同様に大きい場合（パケット・バッファ104が12フレームを格納することができるように設計された場合）、FECデコーダ408およびパケット・バッファ404もまた、FECキャッシュ410内の12のデータ構造を使用する場合には、12フレームを扱うように設計してもよいことが予想される。

例如，预期的是，如果包抖动和上述接收器 100的情况 (其中，包缓冲器 104被设计成能够存储 12个帧 )一样大，则 FEC解码器408和包缓冲器 404同样可以被设计成处理 12个帧，并且在 FEC高速缓冲存储器 410中具有 12个数据结构。 - 中国語 特許翻訳例文集

FECデコーダ408は、実質的にリアルタイムで（受信すべきフレーム内で、さらなるパケットを待つことなく）受信パケットを処理するので、パケット・バッファ404は、図1の従来技術のパケット・バッファ104よりも著しく小さくてよい。

因为 FEC解码器 408基本上实时处理已接收包 (不需要等待接收帧中的其它的包 )，包缓冲器 404可以显著小于图 1的现有技术包缓冲器 104。 - 中国語 特許翻訳例文集

しかし、フレームFがFEC復号化可能である場合、ブロック210で、FECデコーダ108は、メディア・フレームFについての受信パケット（すなわち、1つのデータ・パケットを除くすべてのデータ・パケットおよびFECパケット）をパケット・バッファ104から読み取り、受信パケットに数学演算（たとえば、XOR論理演算）を実行する。

然而，如果帧 F准备好 FEC解码，则在框 210，FEC解码器 108从包缓冲器 104中读取媒体帧 F的已接收包 (即，除了一个以外的所有数据包和 FEC包 )并对这些已接收包执行数学运算 (例如，XOR逻辑运算 )。 - 中国語 特許翻訳例文集

BKGプロセッサ520が遅すぎる場合、または後続フレームの到着の前に処理するには多すぎる情報がある場合には、1または複数の追加フレームの受信データのコピーを保持するために、追加のサンプル・バッファ510’を使用することができる。

如果 BKG处理器 520过慢，或者如果在后继帧抵达之前有过多信息要处理，则可使用附加样本缓冲器 510’来保持一个或多个附加帧的收到数据的副本。 - 中国語 特許翻訳例文集

たとえば、FECデコーダ408およびパケット・バッファ404が扱うように設計されているフレームの数、ならびにFECキャッシュ410内の記憶場所の数は、パケットベースのネットワーク内のパケット・ジッタ、および／またはFECデコーダ408の待ち時間に基づいて増減させてもよい。

例如，FEC解码器 408和包缓冲器 404被设计成处理的帧的数量以及 FEC高速缓冲存储器 410中的存储器位置的数量可以基于在基于包的网络中的包抖动和 /或基于 FEC解码器 408的等待时间来增加或减小。 - 中国語 特許翻訳例文集

パケット・バッファ104に格納しなければならないフレームの数mは、いくつかの変数の関数であり、それらの変数は（i）FECデコーダ108の待ち時間（すなわち、フレームの第1のパケットの受信と、そのフレームに対するFEC復号化の開始との間の期間）、（ii）FEC復号化の遅延（すなわち、たとえばフレームに対して24組のXOR論理演算を実行することを含む、フレームに対するFEC復号化の開始からFEC復号化の完了までの期間）、および（iii）入力パケットのパケット・ジッタを含む。

必须存储在包缓冲器 104中的帧的数量 m是多个变量的函数，这些变量包括 (i)FEC解码器 108的等待时间(latency)(即，接收帧的第一个包与对该帧开始 FEC解码之间的时段 )，(ii)FEC解码延迟(即，从对该帧开始 FEC解码至完成 FEC解码的时段，例如，包括对该帧执行 24组 XOR逻辑运算 )，以及 (iii)输入包的包抖动 (packet jitter)。 - 中国語 特許翻訳例文集

非イントラ・ブロック又はマクロブロック・データの場合、ADDDの出力信号は、再構成されたブロック又はマクロブロックのデータの動き補償を行う動き補償手段／段／工程FS＿MC＿Dにおいてフレーム記憶装置にバッファ記憶される。

在非内部块或宏块数据的情况下，在运动补偿部件 /级 /阶 FS_MC_D中的帧存储器中缓冲存储 ADDD的输出信号，该运动补偿部件 /级 /阶 FS_MC_D为重构的块或宏块数据实施运动补偿。 - 中国語 特許翻訳例文集

10 被試験デバイス、100 試験装置、110 システム制御部、120 試験モジュール部、122 第1試験モジュール、124 第2試験モジュール、130 試験制御部、140 接続部、142 識別部、144 変換部、146 記憶部、148 経路切替部、152 切替部、154 FIFOバッファ、156 FIFOバッファ、158 FIFOバッファ、162 切替部、164 FIFOバッファ、166 FIFOバッファ、168 FIFOバッファ、172 経路切替部、1900 コンピュータ、2000 CPU、2010 ROM、2020 RAM、2030 通信インターフェイス、2040 ハードディスクドライブ、2050 フレキシブルディスク・ドライブ、2060 CD−ROMドライブ、2070 入出力チップ、2075 グラフィック・コントローラ、2080 表示装置、2082 ホスト・コントローラ、2084 入出力コントローラ、2090 フレキシブルディスク、2095 CD−ROM

10 被测试设备、100 测试装置、110 系统控制部、120 测试模块部、122 第 1测试模块、124 第 2测试模块、130 测试控制部、140 连接部、142 识別部、144 转换部、146 存储部、148 通道切换部、152 切换部、154 FIFO缓存器、156 FIFO缓存器、158 FIFO缓存器、162 切换部、164 FIFO缓存器、166 FIFO缓存器、168 FIFO缓存器、172 通道切换部、1900 计算机、2000 CPU、2010 ROM、2020 RAM、2030 通信接口、2040 硬盘驱动器、2050 软盘驱动器、2060 CD-ROM驱动器、2070 输入输出芯片、2075 图形控制器、2080 显示装置、2082 主控制器、2084 输入输出控制器、2090 软盘、2095 CD-ROMCN 10218573239 A - 中国語 特許翻訳例文集

したがって、図3Bを戻って参照すると、例えば、構文解析部312は、フレーム310AのテキストAが時間=1:00でフロント・バッファ350Aにフリップされ、かつ「3D59」の対応するハッシュ値を有することを決定する。

因此，参见图 3B，分析器 312确定帧 310A的文本 A已经在时间＝ 1:00交叉换位到前面缓存器 350A，并且具有了相应的哈希值“3D59”。 - 中国語 特許翻訳例文集

対照的に、図1に示す従来の受信機100においては、FECデコーダ108は、バッファリングされたフレームがFEC復号化可能であると判定されるまで（たとえば、このフレームにおけるFECパケットおよび1つのデータ・パケットを除くすべてのデータ・パケットが受信されるまで）、いかなる数学演算の実行をも遅延する。

与此相反，在图 1所示常规接收器 100中，FEC解码器 108延迟执行任何数学运算直到确定被缓冲帧为 FEC解码作好准备为止 (例如，直到接收到针对该帧的 FEC包和除了一个以外的其余所有数据包为止 )。 - 中国語 特許翻訳例文集

実際、CMOSセンサは、プロセッサについて必要とされるCMOS技術と同じ集積回路製造技術を使用するので、（部分フレーム画像データバッファを含む）プロセッサ17、アナログ・デジタル変換器35およびセンサ31は、単一の集積回路チップ上に形成することができる。

事实上，由于 CMOS传感器使用与处理器所需的 CMOS技术相同的集成电路制造技术，处理器17(包括局部帧图像数据缓冲器 )、模数转换器 35和传感器 31可以形成在单个集成电路芯片上。 - 中国語 特許翻訳例文集

しかし、パケット・バッファ404が扱うように設計されているパケットの数、およびFECデコーダ408が扱うように設計されているフレームの数は、パケットベースのネットワーク内でのパケット・ジッタ、FECデコーダ408の待ち時間、およびFECデコーダ408の処理遅延に基づいて変化させてもよいことを理解されたい。

然而，应当明白，包缓冲器 404被设计成处理的包的数量和 FEC解码器 408被设计成处理的包的数量可以基于在基于包的网络中的包抖动、FEC解码器 408的等待时间以及 FEC解码器 408的处理延迟来改变。 - 中国語 特許翻訳例文集

ADDEの出力信号は、再構成されたブロック又はマクロブロック・データに対して動き補償を行い、SUBの減算入力、及び合成器ADDEの他方の入力にブロック又は予測マクロブロック・データPMDを出力する動き推定及び補償手段／段／工程FS＿MC＿Eにおけるフレーム記憶装置にバッファ記憶される。

在运动估计与补偿部件 /级 /阶 FS_MC_E中的帧存储器中缓冲存储 ADDE的输出信号，该运动估计与补偿部件 /级 /阶 FS_MC_E为重构块或宏块数据执行运动补偿并且将块或预测宏块数据 PMD输出至 SUB的减法输入端以及组合器 ADDE的另一输入端。 - 中国語 特許翻訳例文集