| 例文 |
「ラッチ」を含む例文一覧
該当件数 : 169件
つまり、この状態でリセットレベルのAD変換結果と画素信号レベルのAD変換結果との差分処理（CDS）が行なわれるが、リセットレベル検出時にコンパレータ8が反転せずにラッチ回路14がラッチ信号を保持している場合は、画素信号AD期間時にコンパレータ8が反転しても、このラッチ信号を考慮する事により画素(PD)カウント値をフルカウント値を出力する。
即，在该状态下，进行复位电平的模数变换结果和像素信号电平的模数变换结果之间的差分处理(CDS)，但是在检测复位电平时，比较器8不反转而闩锁电路14保持闩锁信号的情况下，即使在像素信号模数变换期间时比较器 8反转，也通过考虑该闩锁信号，来输出像素 (PD)计数值的全部计数值。
- 中国語 特許翻訳例文集
そして、非常に強力な過大光が入射されリセット信号検出時にコンパレータ8が反転しない場合には、コンパレータ8が反転しなかった事を示すラッチ信号をラッチ回路14に保持し、画素信号AD期間時にコンパレータ8が反転しても、このラッチ信号を考慮する事によりAD変換時（CDS処理時）に画素(PD)カウント値をフルカウントに強制的にカウンタに出力させる。
此外，在入射极强光、且在检测复位信号时比较器 8不反转的情况下，将表示比较器 8不反转的情况的闩锁信号保持在闩锁电路 14中，即使在像素信号模数变换期间时比较器 8反转，通过考虑该闩锁信号，在模数变换时 (CDS处理时 )，也将像素 (PD)计数值的全部计数值强制性地输出到计数器。 - 中国語 特許翻訳例文集
つまり、この状態でリセットレベルのAD変換結果と信号レベルのAD変換結果との差分処理（CDS）が行なわれるが、リセットレベル検出時（時刻t5〜t7の期間）にカウンタのある判定bitが立ったらラッチ信号を出力し、ラッチ回路14にその信号を保持しておき、画素信号AD期間時にコンパレータ8が反転しても、このラッチ信号を考慮する事により画素(PD)カウント値をフルカウントに強制的にする。
即，在该状态下，进行复位电平的模数变换结果和信号电平的模数变换结果之间的差分处理 (CDS)，但是在检测复位电平时 (时刻 t5～ t7的器件 )，若计数器的某个判断比特成立，则输出闩锁信号，预先在闩锁电路 14保持该信号，在像素信号模数变换期间时，即使比较器 8反转，也通过考虑该闩锁信号，将像素 (PD)计数值强制性地计数到全部计数。 - 中国語 特許翻訳例文集
カウンタラッチ153では、たとえばクロックCLKに同期してカウント動作が行われ、比較器152の出力レベルが反転するとカウント動作が停止され、そのときの値が保持される。
计数器锁存器 153例如与时钟 CLK同步地执行计数操作，以及当比较器 152的输出电平反转时，停止计数操作并保持计数值。 - 中国語 特許翻訳例文集
カウンタラッチ153では、たとえばクロックCLKに同期してカウント動作が行われ、比較器152の出力レベルが反転するとカウント動作が停止され、そのときの値が保持される。
计数器锁存器 153例如与时钟 CLK同步地执行计数操作，以及当比较器 152的输出电平反转时，停止计数操作并且保持计数值。 - 中国語 特許翻訳例文集
また、TG14は、A／D変換器13から出力されたデジタルデータに対してデータラッチをおこなうタイミングクロック信号をDSP10に送信し、A／D変換器13からDSP10へデジタルデータを転送する制御を行う。
TG 14还向DSP 10发送时序时钟信号以锁存从 A/D转换器 13输出的数据，从而控制从 A/D转换器 13向 DSP10的数字数据传送。 - 中国語 特許翻訳例文集
センス回路121は、たとえば選択画素に光子が入射されていれば「1」を、入射されていなければ「0」を判定値として確定し、その判定値をラッチする。
感测电路 121设置“1”作为当将光子输入到所选的像素时的判决值，并且设置“0”作为当光子没有被输入到所选的像素时的判决值，并且锁存判决值。 - 中国語 特許翻訳例文集
読み出しRDでセンス回路121にラッチされた判定値は、さらにレジスタ152に転送されてカウント処理されるが、このとき露光EXPと、転送TRFおよびカウント処理CNTはパイプライン的に実行される。
在以流水线方式执行曝光 EXP和传送处理 TRF和计数处理 CNT时，在读取 RD中已经锁存在感测电路 121中的判决值被传送到要计数的寄存器 152。 - 中国語 特許翻訳例文集
センス回路121A（−0〜−3）は、たとえば選択画素に光子が入射されていれば「1」を、入射されていなければ「0」を判定値として確定して、その判定値をラッチする。
例如，感测电路 121A(121A-0、121A-1、121A-2、121A-3)设置“1”作为当将光子输入到所选的像素时的判决值，并且设置“0”作为当光子没有被输入到所选的像素时的判决值，并且锁存判决值。 - 中国語 特許翻訳例文集
CMOSイメージセンサ100Bにおいて、画素は回路基板上に積層されており、2つの画素DX1、DX2が一つのセンス回路121Bとラッチ（レジスタ）152B−0〜152B−3を共有している。
在 CMOS成像传感器 100中，像素以这样的方式层叠在电路基底上，使得两个像素DPX1、DPX2共享单个感测电路 121B和寄存器 (锁存器 )152B-0到 152B-3。 - 中国語 特許翻訳例文集
このような処理フローを繰り返すことで、センス回路121B、ラッチ152B−0〜152B−3、カウント回路153B、メモリ154Bは共有された複数画素のデータをパイプライン的に処理していく。
当以此方式重复处理流程时，感测电路 121B、锁存器 152B-0到 152B-3、计数电路153B和存储器 154B以流水线方式处理来自共享各组件的多个像素的数据。 - 中国語 特許翻訳例文集
カウンタ部254は、カウント結果を保持するラッチ機能を有しており、制御線12cを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
每一计数器部件 254具有锁存功能，以保存计数结果并保存计数输出值，直到由经由控制线 12c提供的控制脉冲指示为止。 - 中国語 特許翻訳例文集
【図4】本発明の第1の実施の形態による近端のラッチ部からダミーデータが出力されるタイミングと、遅延部により遅延された制御クロックの出力タイミングの例を示すタイミングチャートである。
图 4是示出根据本发明第一实施例的对于哑数据 (dummy data)的传输定时的示例的时序图。 - 中国語 特許翻訳例文集
ラッチLTC31の出力端子QはANDゲートAG34の第2入力端子に接続され、また、その出力端子からリード行選択信号RLSEL＜n＞が出力される。
锁存器 LTC31的输出端 Q被连接到 AND门 AG34的第二输入端，并将读取行选择信号 RLSEL<n>从锁存器 LTC31的输出端输出。 - 中国語 特許翻訳例文集
また、リードラッチRL＜n＞は、リード行選択信号RLSEL＜n＞がHであり、アドレスデコード信号ADDR＿DEC＜n＞がLである場合、隣接行へのキャリー信号RL＿C＜n＞をHで出力する。
当读取行选择信号 RLSEL<n>为 H以及地址解码信号 ADDR_DEC<n>为 L时，读取锁存器 RL<n>输出到邻近行的进位信号 RL_C<n>。 - 中国語 特許翻訳例文集
また、シャッターラッチSL1＜n＞は、シャッター行選択信号SLSEL1＜n＞がHであり、アドレスデコード信号ADDR＿DEC＜n＞がLである場合、隣接行へのキャリー信号SL1＿C＜n＞をHで出力する。
当快门行选择信号 SLSEL1<n>为 H以及地址解码信号 ADDR_DEC<n>为 L时，快门锁存器 SL1<n>输出处于 H电平的、到邻近行的进位信号 SL1_C<n>。 - 中国語 特許翻訳例文集
また、シャッターラッチSL2＜n＞は、シャッター行選択信号SLSEL2＜n＞がHであり、アドレスデコード信号ADDR＿DEC＜n＞がLである場合、隣接行へのキャリー信号SL1＿C＜n＞にHを出力する。
当快门行选择信号 SLSEL2<n>为 H以及地址解码信号 ADDR_DEC<n>为 L时，快门锁存器 SL2<n>输出处于 H电平的进位信号 SL1_C<n>。 - 中国語 特許翻訳例文集
ANDゲートAG41の第1入力端子が最上位アドレスデコード信号ADDR＿DEC＿H＜n＞の供給ラインに接続され、第2入力端子がリードラッチセット信号RLSETの供給ラインに接続されている。
AND门 AG41的第一输入端被连接到最高地址解码信号 ADDR_DEC_H<n>的供应线，而第二输入端被连接到读取锁存器设置信号 RLSET的供应线。 - 中国語 特許翻訳例文集
ANDゲートAG42の第1入力端子が最下位アドレスデコード信号ADDR＿DEC＿L＜n＞の供給ラインに接続され、第2入力端子がリードラッチセット信号RLSETの供給ラインに接続されている。
AND门 AG42的第一输入端被连接到最低地址解码信号 ADDR_DEC_L<n>的供应线，而第二输入端被连接到读取锁存器信号 RLSET的供应线。 - 中国語 特許翻訳例文集
ANDゲートAG44の第1入力端子が最上位アドレスデコード信号ADDR＿DEC＿H＜n＞の供給ラインに接続され、第2入力端子がシャッターラッチセット信号SLSETの供給ラインに接続されている。
AND门 AG44的第一输入端被连接到最高地址解码信号 ADDR_DEC_H<n>的供应线，而第二输入端被连接到快门锁存器设置信号 SLSET的供应线。 - 中国語 特許翻訳例文集
ANDゲートAG45の第1入力端子が最下位アドレスデコード信号ADDR＿DEC＿L＜n＞の供給ラインに接続され、第2入力端子がシャッターラッチセット信号SLSETの供給ラインに接続されている。
AND门 AG45的第一输入端被连接到最低地址解码信号 ADDR_DEC_L<n>的供应线，而第二输入端被连接到快门锁存器设置信号 SLSET的供应线。 - 中国語 特許翻訳例文集
ラッチLTC42の出力端子QはANDゲートAG47の第2入力端子に接続され、また、その出力端子からリード行選択信号RLSEL＜n＞が出力される。
锁存器 LTC42的输出端 Q被连接到 AND门 AG47的第二输入端，并从输出端 Q输出读取行选择信号 RLSEL<n>。 - 中国語 特許翻訳例文集
ラッチLTC44の出力端子QはANDゲートAG48の第2入力端子に接続され、また、その出力端子からシャッター行選択信号SLSEL＜n＞が出力される。
锁存器 LTC44的输出端 Q被连接到 AND门 AG48的第二输入端，并从输出端 Q输出快门行选择信号 SLSEL<n>。 - 中国語 特許翻訳例文集
同時に、監視部13は、A／D変換部11に供給されるφCO信号の「H」レベル期間の測定を停止し、測定値（TR）をA／D変換部11内のラッチ5に保持する。
同时，监视部 13停止对提供给 A/D转换部 11的ΦCO信号的“H”电平期间的测定，将测定值 (TR)保持于 A/D转换部 11内的锁存器 5中。 - 中国語 特許翻訳例文集
同時に、監視部13は、A／D変換部11に供給されるφCO信号の「H」レベル期間の測定を停止し、測定値（TI）をA／D変換部11内のラッチ5に保持する。
同时，监视部 13停止对提供给 A/D转换部 11的ΦCO信号的“H”电平期间的测定，在 A/D转换部 11内的锁存器 5中保持测定值 (TI)。 - 中国語 特許翻訳例文集
この撮像装置が第1の実施形態の撮像装置と異なる点は、A／D変換部11内のラッチ5に保持されたリセット信号レベルのカウント値を判定する判定部14を撮像装置100に設けたことである。
该摄像装置与第 1实施方式的摄像装置的不同之处在于，在摄像装置 100中设置了判定保持于 A/D转换部 11内的锁存器 5中的复位信号电平的计数值的判定部 14这点。 - 中国語 特許翻訳例文集
様々な例示的な実施形態において、サブアセンブリ312は、ラッチローカルカウンタ値と、対応する中央タイムスタンプの両方に関して新たな情報が利用可能になるまで、前のパルスからの情報を保持する。
在各个示例性实施例中，子组件 312保留来自先前脉冲的信息，直到新信息可用于锁存本地计数器值和对应中央时间戳。 - 中国語 特許翻訳例文集
同期タイミングを確保する第2の方法では、水平走査回路103での水平走査でデータが出力されるタイミングで、A／D変換部11Aは入力信号をラッチする。
在用于确保同步时序的第二方法中，在水平扫描电路 103执行的水平扫描中，在输出数据时的时刻，A/D转换器 11A将输入信号锁存。 - 中国語 特許翻訳例文集
ラッチ部63は、シフトレジスタ61から出力されるタイミング信号に基づいて、画素データDinを対応する記憶領域に取り込む記憶回路である。
所述锁存单元 63是基于从所述移位寄存器 61输出的时序信号获取相应的存储区域中的像素数据 Din的存储电路。 - 中国語 特許翻訳例文集
A／D変換器201、202の出力はサンプリングのタイミングが1／4サンプルずれているため、以後のデジタル処理を可能とするためにラッチ211でタイミングの同期が行われる。
由于 A/D变换器 201、202的输出其采样的定时偏差 1/4采样，所以为了能够进行以后的数字处理，用锁存器 211进行定时的同步。 - 中国語 特許翻訳例文集
本発明の一実施形態では、ブロック805において、SRラッチ207は、位相周波数比較器208のフィードバッククロックとして使用される出力クロックを生成する。
在框 805，根据本发明的一个实施例，SR锁存器 207产生被用作相位 -频率检测器208的反馈时钟的输出时钟。 - 中国語 特許翻訳例文集
一実施形態では、ブロック807において、SRラッチ207により生成されるクロックは、位相周波数比較器208により基準クロック信号と比較される。
在一个实施例中，在框 807，相位 -频率检测器 208将由 SR锁存器 207产生的时钟与参考时钟信号进行比较。 - 中国語 特許翻訳例文集
別の実施形態において、スイッチ260は、アンテナの接続または起動ではなく、あるいはアンテナの接続または起動に加えて、IC入力としてRICチップ280にラッチ信号を供給する。
在另一实施例中，开关 260将可锁存信号作为 IC输入而提供给 RIC芯片 280，而不是或另行连接或激活天线。 - 中国語 特許翻訳例文集
センサ基板10は誘電体基板の表面に直線的に形成された多数の受光部（光電変換部）を含み受光部を駆動するシフトレジスタ、ラッチ回路及びスイッチなどの駆動回路部からなる。
传感器基板 10包括多个在介质基板表面形成为直线形的受光部 (光电转换部 )，由驱动受光部的移位寄存器、锁存电路及开关等驱动电路部构成。 - 中国語 特許翻訳例文集
AND回路136は、セット信号wen＿sh及びデコード信号132の内の1ビットとが入力され、その論理積を、SRラッチ137のセット端子（S）に出力する。
设定信号 wen_sh和解码信号 132内的一比特被输入到 AND电路 136，并且其逻辑积被输出到 SR锁存器 137的设定端子 (S)。 - 中国語 特許翻訳例文集
期間221では、消去信号clear＿shのパルスにより、全てのSRラッチ137がリセットされ、選択されていたLsh［L］はハイレベルからローレベルに遷移する。
在时段 221期间，所有 SR锁存器 137由清除信号 clear_sh的脉冲复位，并且已经选择的 Lsh[L]的电平从高电平变为低电平。 - 中国語 特許翻訳例文集
ラッチ回路（LATCH）14は、コンパレータ8が反転したか否かを検出し、入力はコンパレータ8に接続され、出力はスイッチSW2の一端に接続される。
闩锁电路 (LATCH)14检测比较器 8是否反转，其输入端连接到比较器 8上，输出端连接到开关 SW2的一端上。 - 中国語 特許翻訳例文集
オア回路（論理回路）OR1の入力はさらにコンパレータ8の出力およびラッチ回路14の入力に接続され、出力はエッジ検出器10の入力に接続される。
逻辑或电路 (逻辑电路 )OR1的输入进一步连接到比较器 8的输出端和闩锁电路14的输入端，输出端连接到边缘检测器 10的输入端。 - 中国語 特許翻訳例文集
本例では、後述する比較例と比較すると、ラッチ回路14を追加するだけで良く、デジタルCDS方式のコンパレータとカウンタ部でCDS処理時に画素信号処理ができる。
在本例中，例如与后述的比较例比较，则只要追加闩锁电路 14就可以，由数字 CDS方式的比较器和计数器部在进行 CDS处理时能够进行像素信号处理。 - 中国語 特許翻訳例文集
図7に示すように、本例に係る構成例は、ラッチ回路14の入力がカウンタ11の出力に接続される点で、上記第1の実施形態と相違する。
如图 7所示，本例的结构例，在闩锁电路 14的输入端与计数器 11的输出端连接的这一点上，不同于上述第一实施方式。 - 中国語 特許翻訳例文集
その場合は、画素信号AD期間時にコンパレータ8が反転しても、このラッチ信号を考慮する事により画素(PD)カウント値をフルカウントに強制的にする。
在该情况下，即使在像素信号模数变换期间时比较器 8反转，通过考虑该闩锁信号，也能够将像素 (PD)计数值强制性地计数到全部计数值。 - 中国語 特許翻訳例文集
ところで、リセットレベル検出時（時刻t5〜t7の期間）に、カウンタ11のある判定bitが立ち、ラッチ信号が出ている場合は、画素検出時（時刻t8〜t9の期間）にカウンタ11のフルカウント値を出すように制御する。
在此，在检测复位电平时 (时刻 t5～ t7的器件 )，在计数器 11的某个判断比特成立、输出闩锁信号的情况下，控制成在像素检测时 (时刻 t8～ t9的期间 )输出计数器 11的全部计数值。 - 中国語 特許翻訳例文集
図示するように、比較例2では、リセット信号制御回路として信号制御用コンパレータ113、およびラッチ回路114を備える点で、上記構成と相違する。
如图所示，在比较例 2中，具备信号控制用比较器 113和闩锁电路 114来作为复位信号控制电路，在这一点上不同于上述结构。 - 中国語 特許翻訳例文集
このうち、一点鎖線で示される3つの係数は、3番目の奇数係数と偶数係数を求めるために必要な係数であるので、内蔵されるフリップフロップにラッチされる。
在它们中，用点划线标记的三个系数是用来获得第三奇系数和偶系数的系数，并且因此被锁存在嵌入的触发器中。 - 中国語 特許翻訳例文集
このうち、一点鎖線で示される3つの係数は、4番目の奇数係数と偶数係数を求めるために必要な係数であるので、内蔵されるフリップフロップにラッチされる。
在它们中，用点划线标记的三个系数是用来获得第四奇系数和偶系数的系数，并且因此被锁存在嵌入的触发器中。 - 中国語 特許翻訳例文集
画素DX1のカウント処理は、まずメモリ154Bから対応するカウントデータがカウント回路153Bにセットされ、たとえばラッチ152B−0〜152B−3に保存された値が1であれば値がカウントアップされるが、0であれば何もなされない。
在用于像素 DPX1的计数处理中，首先，在计数电路 153B中设置来自存储器 154B的相应计数数据，并且如果在锁存器 152B-0到 152B-3中锁存的值是“1”，则将计数值相加，但是如果锁存器 152B-0到 152B-3中锁存的值是“0”，则不更新。 - 中国語 特許翻訳例文集
本第2の実施形態の行選択回路130Aは、センサコントローラ150Aからのラッチセット信号LSETおよびリセット信号LATCHRSTと、アドレスデコーダ120からのアドレス信号に従い、リード行とシャッター行の行アドレスをそれぞれ記録する。
根据第二实施例的行选择电路 130A根据锁存器设置信号 LSET和重置信号LATCHRST和来自地址解码器 120的地址信号，记录读取行和快门行的行地址。 - 中国語 特許翻訳例文集
本第3の実施形態の行選択回路130Bは、センサコントローラ150Bからのラッチセット・リセット信号と、アドレスデコーダ120からのアドレス信号に従い、リード行とシャッター行の行アドレスをそれぞれ記録する。
根据第三实施例的行选择电路 130B根据来自传感器控制器 150B的锁存器设置信号和锁存器重置信号以及来自地址解码器 120的地址信号，记录读取行和快门行的地址。 - 中国語 特許翻訳例文集
ANDゲートAG43の第1入力端子が複数行ラッチセット信号SETALLの供給ラインに接続され、第2入力端子が2行前段の行単位ユニットLU＜n−2＞BのANDゲートAG47のキャリー信号RL＿C＜n−2＞の供給ラインに接続されている。
AND门AG43的第一输入端被连接到多行锁存器设置信号SETALL的供应线，而第二输入端被连接到作为行单元 LU<n>B之前两行的级的行单元 LU<n-2>B的 AND门 AG47的进位信号 RL_C<n-2>的供应线。 - 中国語 特許翻訳例文集
ANDゲートAG46の第1入力端子が複数行ラッチセット信号SETALLの供給ラインに接続され、第2入力端子が2行前段の行単位ユニットLU＜n−2＞BのANDゲートAG48のキャリー信号SL＿C＜n−2＞の供給ラインに接続されている。
AND门AG46的第一输入端被连接到多行锁存器设置信号SETALL的供应线，而第二输入端被连接到作为行单元 LU<n>B之前两行的级的行单元 LU<n-2>B的 AND门 AG48的进位信号 SL_C<n-2>的供应线。 - 中国語 特許翻訳例文集
| 例文 |
