例文 |
「ループクロジャ」の部分一致の例文検索結果
該当件数 : 4件
現在のフレームの補正のためのプロシージャで、第1の入力部142は、メモリ20に格納されている以前のフレームの基準マクロブロックのピクセルデータをメモリ20からローディングする。
在修正当前帧的程序中,第 1输入器 142从存储器 20加载存储在存储器 20的之前帧的基准宏块的像素数据。 - 中国語 特許翻訳例文集
プレーヤの通常の動作としては、“FirstPlayback”から参照されるプログラムに応じてディスクローディング時のオープニング映像を再生した後、もしくは一切何も表示せずに“TopMenu”にジャンプし、“TopMenu”にて規定されるディスクメニューを表示することになる。
作为播放器通常的工作是,在按照参照了“FirstPlayback”的程序,再生进行盘加载时的开头影像之后,或什么也不表示而跳过“TopMenu”,表示以“TopMenu”规定的盘菜单。 - 中国語 特許翻訳例文集
ステップ655の実行は、ダウンコンバート後の低周波数を有する信号に対応するクローズ・イン(close-in)ジャマーがパルス発生器出力中に検出されたことを示しても構わない。
步骤655的执行可指示已在脉冲产生器输出中检测到近距干扰 (其在下变频后对应于具有低频率的信号 )。 - 中国語 特許翻訳例文集
たとえば、図8は、マルチギガビット送受信装置(multi-gigabit transceiver:MGT801)、設定可能論理ブロック(configurable logic block:CLB802)、ランダムアクセスメモリブロック(BRAM803)、入出力ブロック(IOB804)、設定およびクロックロジック(CONFIG/CLOCKS805)、デジタル信号処理ブロック(digital signal processing block:DSP806)、専用入出力ブロック(I/O807)(たとえば、設定ポートおよびクロックポート)、および、デジタルクロックマネージャ、アナログ−デジタル変換器、システム監視論理などのような、他のプログラマブル論理808を含む、多くの数の異なるプログラマブルタイルを含むFPGAアーキテクチャ800を示す。
举例来说,图 8说明 FPGA架构 800,其包含大量不同的可编程瓦,包含多千兆位收发器 (MGT 801)、可配置逻辑块 (CLB 802)、随机存取存储器块 (BRAM 803)、输入 /输出块 (IOB 804)、配置与计时逻辑 (CONFIG/CLOCKS 805)数字信号处理块 (DSP 806)、专用输入 /输出块 (I/O 807)(例如,配置端口和时钟端口 )和其它可编程逻辑 808,例如数字时钟管理器、模 /数转换器、系统监视逻辑等等。 - 中国語 特許翻訳例文集
例文 |