| 例文 |
「ロック回路」の部分一致の例文検索結果
該当件数 : 499件
回路ブロック204、205は回路ブロック203と同様の構成である。
电路块 204和 205的配置与电路块 203的类似。
- 中国語 特許翻訳例文集
回路ブロック210、211は回路ブロック209と同様の構成である。
电路块 210和 211的配置与电路块 209的类似。 - 中国語 特許翻訳例文集
クロック回路535のPLL51はアンロック状態となり、クロック回路535は、PLLのアンロック状態を示す信号Fを制御部536に出力する。
时钟电路 535的 PLL 51变得处于失锁状态中，并且时钟电路 535将示出 PLL的失锁状态的信号 F输出到控制部件 536。 - 中国語 特許翻訳例文集
複数の回路ブロック200は、アレイ状に配置されている。
以阵列布置多个电路块 200。 - 中国語 特許翻訳例文集
第1回路ブロック180_1のnMOS182のドレインを第2回路ブロック180_2のpMOS185のゲートへ接続し、第2回路ブロック180_2のnMOS184のドレインを第1回路ブロック180_1のpMOS183のゲートへ接続した襷掛け接続構造を採っている。
第一电路块 180_1和第二电路块 180_2交叉耦合，其中第一电路块 180_1的 nMOS182的漏极连接到第二电路块 180_2的 pMOS185的栅极，并且第二电路块 180_2的 nMOS184的漏极连接到第一电路块 180_1的 pMOS183的栅极。 - 中国語 特許翻訳例文集
図3は、従来の受信回路のブロック図である。
图 3是现有的接收电路的框图。 - 中国語 特許翻訳例文集
【図3】従来の受信回路のブロック図である。
图 3是现有的接收电路的框图。 - 中国語 特許翻訳例文集
【図6】A／D変換回路の構成を示すブロック図である。
图 6是示出 A/D转换电路的结构的框图。 - 中国語 特許翻訳例文集
【図10】A／D変換回路の構成を示すブロック図である。
图 10是表示 A/D转换电路的结构的框图。 - 中国語 特許翻訳例文集
単位画素101および102は単位画素100と、回路ブロック104および105は回路ブロック103と、また、回路ブロック107および108は回路ブロック106と同様の構成であるので、図を簡略化して示している。
单位像素 101和 102的配置与单位像素 100类似，电路块 104和 105的配置与电路块 103类似，电路块 107和 108的配置与电路块 106类似，由此该图以简化的方式被示出。 - 中国語 特許翻訳例文集
図5は、ADFの制御回路のブロック図である。
图 5是表示 ADF的控制电路的方框图。 - 中国語 特許翻訳例文集
【図1】デジタルカメラの回路構成のブロック図。
图 1是数码相机的电路构成的框图。 - 中国語 特許翻訳例文集
クロック再生回路41は、O／E変換部24に接続される。
时钟恢复电路 41被连接到 O/E转换器 24。 - 中国語 特許翻訳例文集
【図4】図2に示したクロック回路のより詳細な構成を示すブロック図である。
图 4是示出图 2所示的时钟电路的更详细结构的框图； - 中国語 特許翻訳例文集
図4は、図2に示したクロック回路35のより詳細な構成を示すブロック図である。
图 4是示出图 2所示的时钟电路 35的更详细结构的框图。 - 中国語 特許翻訳例文集
発振クロック424をPLL逓倍回路421を介してメインクロック425が生成される。
基于振荡时钟 424，PLL倍频器421产生主时钟 425。 - 中国語 特許翻訳例文集
リンクワイドクロック補償回路110、ギヤボクシング回路140、レーンワイドエンコーディング回路161、およびビットマルチプレクシング回路170。
全链路时钟补偿电路 110、Gearboxing电路 140、全通路编码电路 161和比特复用电路 170。 - 中国語 特許翻訳例文集
【図3】高周波数TX／RXスイッチを用いる一般的な従来技術の回路を示すブロック回路図。
图 3是用于高频 TX/RX开关中的典型现有技术配置。 - 中国語 特許翻訳例文集
このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。
虽然在此图中说明差分电路，但也可使用单端电路。 - 中国語 特許翻訳例文集
回路ブロック131〜134には、垂直走査回路12からアドレス信号ADRが共通に与えられる。
地址信号 ADR被从垂直扫描电路 12一同提供到电路块 131-134。 - 中国語 特許翻訳例文集
選択回路101は、リンクワイドクロック補償回路110をバイパスするように構成されるであろう。
选择电路 101将被配置为旁路全链路时钟补偿电路 110。 - 中国語 特許翻訳例文集
選択回路101は、リンクワイドクロック補償回路110をバイパスしないように構成されるであろう。
选择电路 101将被配置为不旁路全链路时钟补偿电路 110。 - 中国語 特許翻訳例文集
【図3】図1のラインバッファ回路を備えた信号処理回路のブロック図である。
图 3是具有图 1的行缓冲器电路的信号处理电路的框图。 - 中国語 特許翻訳例文集
クロック回路35は発振器とPLLで構成され、前記クロック回路35の前記PLLと前記発振器とは、制御部36からの信号Eで動作する。
时钟电路 35由振荡器和 PLL形成，并且时钟电路 35的振荡器和 PLL利用来自控制部件 36的信号 E进行操作。 - 中国語 特許翻訳例文集
また、クロック回路35は、前記PLLがロック状態と前記PLLがアンロック状態とを示す信号Fを制御部36に出力する。
此外，时钟电路 35将信号 F输出到控制部件 36，该信号 F示出 PLL锁定的状态和 PLL失锁的状态。 - 中国語 特許翻訳例文集
【図6】図6は、図2に示すDEB制御回路の機能ブロック図である。
图 6是图 2所示的 DEB控制电路的功能框图。 - 中国語 特許翻訳例文集
クロック回路35は、PLL（Phase Locked Loop）51、発振器52、およびスイッチ53を有している。
时钟电路 35包括PLL(锁相环 )51、振荡器 52和开关 53。 - 中国語 特許翻訳例文集
【図1】デジタルカメラの回路構成を示すブロック図。
图 1是示出数码照相机的电路构造的框图； - 中国語 特許翻訳例文集
【図3】デジタルスチルカメラの回路構成を示すブロック図である。
图 3是图解说明数字静止照相机的电路结构的方框图。 - 中国語 特許翻訳例文集
【図5】図4AのLNAの例示的な回路を示す概念ブロック図。
图 5为说明图 4A的 LNA的示范性电路的概念框图； - 中国語 特許翻訳例文集
【図7】図6のLNAの例示的な回路を示す概念ブロック図。
图 7为说明图 6的 LNA的示范性电路的概念框图； - 中国語 特許翻訳例文集
【図1】図1は実施形態に従う集積回路のブロック図である。
第 1图的方块图系根据一具体实施例图示一集成电路。 - 中国語 特許翻訳例文集
【図11】別な実施例による受信回路のブロック図である。
图 11是另一实施例的接收电路的框图。 - 中国語 特許翻訳例文集
【図12】さらに別な実施例による受信回路のブロック図である。
图 12是又一实施例的接收电路的框图。 - 中国語 特許翻訳例文集
【図6】図4のビデオ符号化回路の構成例を示すブロック図である。
图 6是示出图 4所示视频编码电路的示例构造的框图； - 中国語 特許翻訳例文集
【図21】図20のビデオ復号回路の構成例を示すブロック図である。
图 21是示出图 20所示视频解码电路的示例构造的框图； - 中国語 特許翻訳例文集
【図26】図25の符号化回路の構成例を示すブロック図である。
图 26是示出图 25所示编码电路的示例构造的框图； - 中国語 特許翻訳例文集
【図30】図29の復号回路の構成例を示すブロック図である。
图 30是示出图 29所示解码电路的示例构造的框图； - 中国語 特許翻訳例文集
図26は、図25の符号化回路312の構成例を示すブロック図である。
图 26是示出图 25所示编码电路 312的示例构造的框图。 - 中国語 特許翻訳例文集
図30は、図29の復号回路411の構成例を示すブロック図である。
图 30是示出图 29所示解码电路 411的示例构造的框图。 - 中国語 特許翻訳例文集
【図2】合成処理回路の詳細な構成を示すブロック図である。
图 2是示出合成处理电路的详细结构的框图。 - 中国語 特許翻訳例文集
【図3】画像処理回路の詳細な構成を示すブロック図である。
图 3是示出图像处理电路的详细结构的框图。 - 中国語 特許翻訳例文集
図2は、合成処理回路6の詳細な構成を示すブロック図である。
图 2是示出合成处理电路 6的详细结构的框图。 - 中国語 特許翻訳例文集
図3は、画像処理回路7の詳細な構成を示すブロック図である。
图 3是示出图像处理电路 7的详细结构的框图。 - 中国語 特許翻訳例文集
この制御信号により、クロック再生回路41の動作が固定される。
此控制信号将时钟恢复电路 41的操作锁定。 - 中国語 特許翻訳例文集
図2は、RF送受信機集積回路3のより詳細なブロック図である。
图 2是 RF收发机集成电路 3的更为详细的框图。 - 中国語 特許翻訳例文集
制御部36は、クロック回路35からの信号Fに基づいてクロック回路35の動作周波数を設定するための信号Eをクロック回路35に出力し、スイッチ37の制御を行うための信号Gを出力する。
控制部件 36基于来自时钟电路 35的信号 F，将用于设定时钟电路 35的操作频率的信号 E输出到时钟电路 35，并且输出用于控制开关 37的信号 G。 - 中国語 特許翻訳例文集
半導体基板SUB2Aには、複数の回路ブロック200を制御するための制御回路210、並びに、回路ブロック200の出力のためのデマルチプレクサ（DEMUX）220、レジスタ群230、転送線240、および出力回路250が形成される。
在半导体基底 SUB2A上形成控制多个电路块 200的控制电路 210、用于解多路复用电路块 200的输出的解多路复用器 (DEMUX)220、寄存器 230、传送线 240、以及输出电路250。 - 中国語 特許翻訳例文集
リンクワイドクロック補償回路210、ギヤボクシング回路240、レーンワイドクロック補償およびデコーディング回路261、ならびにビットデマルチプレクシング回路270。
全链路时钟补偿电路 210、Gearboxing电路 240、全通路时钟补偿和解码电路 261、和比特解复用电路 270。 - 中国語 特許翻訳例文集
さらに、送信回路1000は、選択回路103と、レーンワイドエンコーディング回路161と、物理的媒体アクセス（「PMA」）副層回路162（例示的回路ブロック162 0−Nが示される；PMA回路162は、データを直列化する）と、選択回路104と、ビットマルチプレクシング（N／Mチャネル変換）回路170と、物理的媒体依存（「PMD」）副層回路181（例示的回路ブロック181 0−Mが示される）と、を含む。
发射电路 1000还包括选择电路 103、全通路编码电路 161、物理介质接入 (“PMA”)子层电路 162(示例电路块1620-N被示出；PMA电路 162将数据串行化 )、选择电路 104、比特复用 (N到 M通道转换 )电路 170以及物理介质相关 (“PMD”)子层电路 181(示例电路块 181 0-M被示出 )。 - 中国語 特許翻訳例文集
| 例文 |
