「保持レジスタ」に関連した中国語例文の一覧 -中国語例文検索

また、レジスタ163は、保持している絶対値を、選択部162、比較部164、および比較部153に供給する。

寄存器 163将存储的绝对值馈送到选择部分 162和比较部分 164和 153。 - 中国語 特許翻訳例文集

レジスタ152A−0〜152A−3は、転送線141A−0〜141A−3を転送された対応するセンス回路121−0〜121−3の判定値を保持する。

寄存器 152A-0到 152A-3保持已经通过传送线 141A-0到 141A-3传送的各个感测电路 121-0到 121-3中的判决值。 - 中国語 特許翻訳例文集

シフトレジスタ64は、1／2etu毎のクロックが供給されたタイミングで信号d4の信号レベルを保持（ラッチ）する。

移位寄存器 64在每 1/2etu的时钟供应时刻保持 (锁存 )信号 d4的信号电平。 - 中国語 特許翻訳例文集

さらに、レジスタ163は、デコード部78（図6）から出力されるイネーブルフラグに応じて、保持している絶対値を0にリセットする。

此外，寄存器 163响应于从解码块 78(图 6)输出的启用标志，将保持的绝对值重置为零。 - 中国語 特許翻訳例文集

さらに、レジスタ203は、デコード部78（図6）から出力されるイネーブルフラグに応じて、保持している絶対値を0にリセットする。

此外，寄存器 203响应于从解码块 78(图 6)输出的启用标志，将保持的绝对值重置为 0。 - 中国語 特許翻訳例文集

グランド側のNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力される。

电路接地端侧的 NMOS晶体管 26的栅极端子被输入第 n列寄存器电路 17所保持的 1位数据 Reg.Data Dn。 - 中国語 特許翻訳例文集

判定結果集積回路151−0は、転送線141−0を転送された判定値を保持するレジスタ152−0、レジスタ152−0の保持値をカウントするカウント回路153−0、およびカウント回路153−0のカウント結果を格納するメモリ154−0を有する。

判决结果 IC 151-0具有保持沿着传送线 141-0传送的判决值的寄存器 152-0、计数寄存器152-0中保持的值的计数电路153-0、以及存储来自计数电路153-0的计数结果的存储器 154-0。 - 中国語 特許翻訳例文集

判定結果集積回路151−1は、転送線141−1を転送された判定値を保持するレジスタ152−1、レジスタ152−1の保持値をカウントするカウント回路153−1、およびカウント回路153−1のカウント結果を格納するメモリ154−1を有する。

判决结果 IC 151-1具有保持沿着传送线 141-1传送的判决值的寄存器 152-1、计数寄存器152-1中保持的值的计数电路153-1、以及存储来自计数电路153-1的计数结果的存储器 154-1。 - 中国語 特許翻訳例文集

グランド側の2つのNMOSトランジスタ26，28ではNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力され、また、NMOSトランジスタ28のゲート端子にn＋1列目のレジスタ回路17が保持する1ビットデータReg．Data Dn＋1が入力される。

在电路接地端侧的 2个 NMOS晶体管 26、28处，NMOS晶体管 26的栅极端子被输入第 n列的寄存器电路 17所保持的 1位数据 Reg.Data Dn，另外，NMOS晶体管 28的栅极端子被输入第 n+1列的寄存器电路 17所保持的 1位数据 Reg.Data Dn+1。 - 中国語 特許翻訳例文集

選択回路155は、レジスタ152A−0〜152A−3の出力を順次に選択して、各レジスタ152A−0〜152A−3の保持した判定値をカウント回路153Aに供給する。

选择电路 155顺序选择寄存器 152A-0到 152A-3的输出，以便将寄存器 152A-0到152A-3中保持的判决值提供到计数电路 153A。 - 中国語 特許翻訳例文集

VD同期レジスタA（409）は、垂直同期信号20に同期してCPU書き込みレジスタS（601）の値をコピーする際、スイッチ603Aにより、フィールド判定結果605が、“0”であればコピーし、“1”であれば値を保持する。

当与垂直同步信号 20同步地通过开关 603A将 CPU写入寄存器 S(601)的值复制到 VD同步寄存器 A(409)时，如果场确定结果 605是“0”则执行复制，而如果结果是“1”，则 VD同步寄存器 A(409)保持当前值。 - 中国語 特許翻訳例文集

VD同期レジスタB（409）は、垂直同期信号20に同期してCPU書き込みレジスタS（601）の値をコピーする際、スイッチ603Bにより、フィールド判定結果605が、“1”であればコピーし、“0”であれば値を保持する。

当与垂直同步信号 20同步地通过开关 603B将 CPU写入寄存器S(601)的值复制到 VD同步寄存器 B(410)时，如果场确定结果 605是“1”则执行复制，而如果结果是“0”，则 VD同步寄存器 B(410)保持当前值。 - 中国語 特許翻訳例文集

サンプルホールド信号変換回路群4bは、各列において列方向に並ぶ2個の1ビットレジスタ回路毎に、該2個の1ビットレジスタ回路の保持データが入力される5個のデータ転送回路（Bit No.0,No.1データ転送回路〜Bit No.8,No.9データ転送回路）18bが列方向に配置されている。

采样保持信号转换电路组 4b中，在各列，对沿列方向排列的每 2个 1位寄存器电路，沿着列方向配置有输入有该 2个 1位寄存器电路的保持数据的数据传输电路 (Bit No.0，No.1数据传输电路～ Bit No.8，No.9数据传输电路 )18b，共 5个。 - 中国語 特許翻訳例文集

HDカウンタ同期レジスタA（419）は、VD同期レジスタA（409）のリセット終了行、リセット行カウンタAのカウントアップのステップ値をコピーし保持すると共に、リセット行カウンタA（152）にレジスタ値420として出力する。

存储在 VD同步寄存器 A(409)中的复位结束行和用于由复位行计数器 A执行的向上计数的步长值被复制和存储在 HD计数器同步寄存器 A(419)中，并且作为寄存器值 420被输出到复位行计数器 A(152)。 - 中国語 特許翻訳例文集

HDカウンタ同期レジスタB（423）は、VD同期レジスタB（410）のリセット終了行、リセット行カウンタBのカウントアップのステップ値をコピーし保持すると共に、リセット行カウンタB（153）にレジスタ値424として出力する。

存储在 VD同步寄存器 B(410)中的复位结束行和用于由复位行计数器 B执行的向上计数的步长值被复制和存储在 HD计数器同步寄存器 B(423)中，并且作为寄存器值 424被输出到复位行计数器 B(153)。 - 中国語 特許翻訳例文集

CPU書き込みレジスタR（401）は、CPU19からの通信による読み出し行カウンタ151の制御用のレジスタであり、読み出し走査フラグ、読み出し開始行、読み出し終了行、読み出し行カウンタのカウントアップのステップ値を保持する。

CPU写入寄存器 R(401)是用于通过由 CPU 19开始的通信而执行的对于读出行计数器 151的控制的寄存器。 - 中国語 特許翻訳例文集

この時、VD同期レジスタB（410）の、リセット開始行とリセット終了行には、オフセット値が加算された値が保持される。

在这时候，已经加上偏移值的值作为复位开始行和复位结束行而被存储在 VD同步寄存器 B(410)中。 - 中国語 特許翻訳例文集

選択されたリモコンキーの情報は、UOイベントによってプログラムプロセッサ302に伝えられ、仮想プレーヤが持つレジスタに記録保持される。

被选择的遥控器键的信息由 UO事件被传到程序处理器 302，并被记录保持到假想播放器所持有的寄存器中。 - 中国語 特許翻訳例文集

各制御信号（それぞれAP、BP、CPおよびAN、BN、CN）は、図6の回路の駆動力を段階的に決定するために使用され、命令レジスタ（図6には見えない）の支援下で「ハイ」または「ロー」に保持される。

各个控制信号 (相应地为 AP、BP、CP和 AN、BN与 CN)用于逐步确定图 6的电路的驱动强度，并在控制寄存器 (未见于图 6中 )的主持下被保持为“高”或“低”。 - 中国語 特許翻訳例文集

関連する容量を「オン」することが望ましい場合、1つまたは複数の制御信号が命令レジスタ設定により論理低レベルに保持される。

如果期望“开启”相关电容，那么通过控制寄存器设置将一个或多个控制信号保持在逻辑低电平。 - 中国語 特許翻訳例文集

ここで、例えば、閾値判定部155の内部に設けられたシフトレジスタなどに信号d15のレベルの値が保持され、1／2etu区間における最大値が更新されていくものとする。

在此，例如，假设信号 d15的电平值由提供在阈值确定器 155内部的移位寄存器等保持，并依次更新 1/2-etu间隔中的最大值。 - 中国語 特許翻訳例文集

CPU書き込みレジスタB（403）は、CPU19からの通信によるリセット行カウンタB（153）の制御用のレジスタであり、リセット走査開始カウント、リセット開始行、リセット終了行、リセット行カウンタBのカウントアップのステップ値を保持する。

CPU写入寄存器 B(403)是用于通过由 CPU 19开始的通信而执行的对于复位行计数器 B(153)的控制的寄存器，并且存储复位扫描开始计数、复位开始行、复位结束行、以及用于由复位行计数器 B执行的向上计数的步长值。 - 中国語 特許翻訳例文集

VD同期レジスタR（408）は、垂直同期信号20のタイミングにてCPU書き込みレジスタR（401）の読み出し終了行、読み出し行カウンタのカウントアップのステップ値をコピーし保持すると共に信号線416により読み出し行カウンタ151に入力する。

在垂直同步信号 20的定时处，存储在 CPU写入寄存器 R(401)中的读出结束行和用于由读出行计数器执行的向上计数的步长值被复制并且存储在 VD同步寄存器 R(408)中，并且通过信号线 416被输入到读出行计数器 151。 - 中国語 特許翻訳例文集

VD同期レジスタA（409）は、垂直同期信号20のタイミングにて、CPU書き込みレジスタA（402）のリセット走査開始カウント、リセット開始行、リセット終了行、リセット行カウンタAのカウントアップのステップ値をコピーし保持する。

在垂直同步信号 20的定时处，存储在CPU写入寄存器A(402)中的复位扫描开始计数、复位结束行、用于由复位行计数器A执行的向上计数的步长值被复制并且存储在 VD同步寄存器 A(409)中。 - 中国語 特許翻訳例文集

VD同期レジスタB（410）は、垂直同期信号20のタイミングにて、CPU書き込みレジスタB（403）のリセット走査開始カウント、リセット開始行、リセット終了行、リセット行カウンタBのカウントアップのステップ値をコピーし保持する。

在垂直同步信号 20的定时处，存储在 CPU写入寄存器 B(403)中的复位扫描开始计数、复位开始行、复位结束行、以及用于由复位行计数器 B执行的向上计数的步长值被复制并且存储在 VD同步寄存器 B(410)中。 - 中国語 特許翻訳例文集

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。 - 中国語 特許翻訳例文集

図5に示すレジスタRGST1は顔画像情報を保持するためのレジスタに相当し、検出された顔画像の位置（顔画像が検出された時点の顔検出枠FDの位置）を記述するカラムと検出された顔画像のサイズ（顔画像が検出された時点の顔検出枠FDのサイズ）を記述するカラムとによって形成される。

图 5所示的寄存器 RGST1相当于用于保持面部图像信息的寄存器，通过记述所检测出的面部图像的位置 (检测出面部图像时刻的面部检测框 FD的位置 )的栏和记述所检测出的面部图像的尺寸 (检测出面部图像时刻的面部检测框 FD的尺寸 )的栏所形成。 - 中国語 特許翻訳例文集

誤差信号は、シフトレジスタ902によって保持された受信チャネル推定値の各サンプルの大きさによって標準化される。 この処理は、振幅形成回路914及び加算部916によって実行される。

该误差信号随后按移位寄存器 902中保存的所接收信道估计的每个样本的幅值被正规化，这是由幅度形成电路 914和加法器 916来执行的。 - 中国語 特許翻訳例文集

図12において、サンプルホールド信号変換回路群4cは、各列方向において、1ビットレジスタ回路17毎に、1ビット転送を行うデータ転送回路18cが設けられている。

图 12中，采样保持信号转换电路组 4c在各列方向的每个 1位寄存器电路 1设有进行 1位传输的数据传输电路 18c。 - 中国語 特許翻訳例文集

サンプルホールド信号変換回路群4aは、列毎の垂直信号線9と1対1で配置される10ビット出力のADC16と、各列において対応するADC16が出力する10ビットデータを保持する10個の1ビットレジスタ回路（Bit No.0 Reg.〜Bit No.9 Reg.）17と、各2列において各行方向に並ぶ2個の1ビットレジスタ回路毎に列方向に配置される10個のデータ転送回路（Bit No.0 データ転送回路〜Bit No.9 データ転送回路）18aとを備えている。

采样保持信号转换电路组 4a具有与每列的垂直信号线 9一对一配置的 10位输出的 ADC16、在各列保持由对应的 ADC16输出的 10位数据的 10个 1位寄存器电路 (Bit No.0Reg.～ Bit No.9Reg.)17、按各 2列中并列于各行方向的 2个 1位寄存器电路来配置于列方向的 10个数据传输电路 (BitNo.0数据传输电路～ Bit No.9数据传输电路 )18a。 - 中国語 特許翻訳例文集

CPU書き込みレジスタA（402）は、CPU19からの通信によるリセット行カウンタA（152）の制御用のレジスタであり、リセット走査開始カウント、リセット開始行、リセット終了行、リセット行カウンタAのカウントアップのステップ値を保持する。

CPU写入寄存器 R(401)存储读出扫描标志、读出开始行、读出结束行、以及用于由读出行计数器执行的向上计数 (count up)的步长值。 CPU写入寄存器 A(402)是用于通过来自 CPU 19的通信执行的对于复位行计数器 A(152)的控制的寄存器，并且存储复位扫描开始计数、复位开始行、复位结束行、以及用于由复位行计数器 A执行的向上计数的步长值。 - 中国語 特許翻訳例文集

制御部11は、第n＋3フレーム期間Fn＋3のアドレス期間ADDRの間、表示パネル制御信号CDISを発生し、レジスターに貯蔵されたブラックデータをデータ駆動回路に繰り返し供給して、液晶シャッター制御信号CSTをロー論理で維持する（S65及びS66）。

在步骤 S65和 S66中，控制器 11在第 (n+3)帧周期 Fn+3的寻址周期 ADDR期间产生显示面板控制信号 CDIS，向数据驱动电路重复地提供存储在寄存器中的黑数据，并将液晶快门控制信号 CST保持在低逻辑电平。 - 中国語 特許翻訳例文集

加算部920の出力による標準化された誤差信号は、出力チャネル922から、一連の乗算部924それぞれに供給され、シフトレジスタ902の各タップで保持された複素サンプルの共役を含む標準化誤差信号の値によって基準化される。

在组合器 920的输出处提供的经正规化的误差信号被从输出信道 922馈送到一系列乘法器 924中的每一个，其中每个乘法器由正规化误差值来定标，其中复数样本的共轭被保存的移位寄存器 902的各个抽头中的每一个中。 - 中国語 特許翻訳例文集

CPU書き込みレジスタS（601）は、リセット走査開始カウント、リセット開始行、リセット終了行、カウントアップのステップ値、および、奇数フィールドに対する偶数フィールドのリセット開始行の差分であるオフセット値を保持する。

CPU写入寄存器 S(601)存储复位扫描开始计数、复位开始行、复位结束行、用于向上计数的步长值和作为在参考奇数场和偶数场之间的复位开始行的差的偏移值。 - 中国語 特許翻訳例文集

さらに、データ・マイニング・コンポーネント1306は、特定の広告に対する1つまたは複数の応答を識別し、広告された1つもしくは複数の製品または1つもしくは複数のサービスに関係する情報を生成することができ、その情報は、メモリ要素（例えばレジスタ、1つまたは複数のファイル、データベースもしくはその一部分）ビジネス・インテリジェンス1316内に保持することができる。

另外，数据挖掘组件 1306可识别对特定广告的反应并生成与所广告的产品或服务相关的信息，该信息可保存在存储元件 (例如，寄存器、一个或多个文件、数据库或其部分 )商务情报 1316中。 - 中国語 特許翻訳例文集

制御部11は、第n＋1フレーム期間Fn＋1のアドレス期間ADDRの間、表示パネル制御信号CDISを発生しレジスター(register)に貯蔵されたブラックデータ(例えば、デジタルデータ通信"0000 0000")をデータ駆動回路に繰り返し供給して、液晶シャッター制御信号CSTをハイ論理に維持する（S57及びS58）。

在步骤 S57和 S58中，控制器 11在第 (n+1)帧周期 Fn+1的寻址周期 ADDR期间产生显示面板控制信号 CDIS，向数据驱动电路重复地提供存储在寄存器中的黑数据 (例如，数字数据“0000 0000”)，并将液晶快门控制信号 CST保持在高逻辑电平。 - 中国語 特許翻訳例文集

本実施の形態によるサンプルホールド信号変換回路群4は、上記した一般的な構成のサンプルホールド信号変換回路群において、ADCとレジスタ回路には変更無く、それぞれ画素アレイ2の列毎に備えているが、データ転送回路が、本実施の形態による列選択回路5からの列選択信号に従って、画素アレイ2のn列毎のnビットの転送や、同一列内のnビットの転送も行えるように構成されている。

本实施方式的采样保持信号转换电路组 4的构成为，在上述一般构成的采样保持信号转换电路组中，不对 ADC和寄存器电路进行变更，分别设于像素阵列 2的每列，但数据传输电路按照来自本实施方式的列选择电路 5的列选择信号，还进行像素阵列 2的每 N列中的 n位的传输和同一列内的 n位的传输。 - 中国語 特許翻訳例文集