「寄存器电路」に関連した中国語例文の一覧 -中国語例文検索

电路接地端侧的 NMOS晶体管 26的栅极端子被输入第 n列寄存器电路 17所保持的 1位数据 Reg.Data Dn。

グランド側のNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力される。 - 中国語 特許翻訳例文集

在电路接地端侧的 2个 NMOS晶体管 26、28处，NMOS晶体管 26的栅极端子被输入第 n列的寄存器电路 17所保持的 1位数据 Reg.Data Dn，另外，NMOS晶体管 28的栅极端子被输入第 n+1列的寄存器电路 17所保持的 1位数据 Reg.Data Dn+1。

グランド側の2つのNMOSトランジスタ26，28ではNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力され、また、NMOSトランジスタ28のゲート端子にn＋1列目のレジスタ回路17が保持する1ビットデータReg．Data Dn＋1が入力される。 - 中国語 特許翻訳例文集

采样保持信号转换电路组 4b中，在各列，对沿列方向排列的每 2个 1位寄存器电路，沿着列方向配置有输入有该 2个 1位寄存器电路的保持数据的数据传输电路 (Bit No.0，No.1数据传输电路～ Bit No.8，No.9数据传输电路 )18b，共 5个。

サンプルホールド信号変換回路群4bは、各列において列方向に並ぶ2個の1ビットレジスタ回路毎に、該2個の1ビットレジスタ回路の保持データが入力される5個のデータ転送回路（Bit No.0,No.1データ転送回路〜Bit No.8,No.9データ転送回路）18bが列方向に配置されている。 - 中国語 特許翻訳例文集

图 12中，采样保持信号转换电路组 4c在各列方向的每个 1位寄存器电路 1设有进行 1位传输的数据传输电路 18c。

図12において、サンプルホールド信号変換回路群4cは、各列方向において、1ビットレジスタ回路17毎に、1ビット転送を行うデータ転送回路18cが設けられている。 - 中国語 特許翻訳例文集

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。 - 中国語 特許翻訳例文集

采样保持信号转换电路组 4a具有与每列的垂直信号线 9一对一配置的 10位输出的 ADC16、在各列保持由对应的 ADC16输出的 10位数据的 10个 1位寄存器电路 (Bit No.0Reg.～ Bit No.9Reg.)17、按各 2列中并列于各行方向的 2个 1位寄存器电路来配置于列方向的 10个数据传输电路 (BitNo.0数据传输电路～ Bit No.9数据传输电路 )18a。

サンプルホールド信号変換回路群4aは、列毎の垂直信号線9と1対1で配置される10ビット出力のADC16と、各列において対応するADC16が出力する10ビットデータを保持する10個の1ビットレジスタ回路（Bit No.0 Reg.〜Bit No.9 Reg.）17と、各2列において各行方向に並ぶ2個の1ビットレジスタ回路毎に列方向に配置される10個のデータ転送回路（Bit No.0 データ転送回路〜Bit No.9 データ転送回路）18aとを備えている。 - 中国語 特許翻訳例文集

本实施方式的采样保持信号转换电路组 4的构成为，在上述一般构成的采样保持信号转换电路组中，不对 ADC和寄存器电路进行变更，分别设于像素阵列 2的每列，但数据传输电路按照来自本实施方式的列选择电路 5的列选择信号，还进行像素阵列 2的每 N列中的 n位的传输和同一列内的 n位的传输。

本実施の形態によるサンプルホールド信号変換回路群4は、上記した一般的な構成のサンプルホールド信号変換回路群において、ADCとレジスタ回路には変更無く、それぞれ画素アレイ2の列毎に備えているが、データ転送回路が、本実施の形態による列選択回路5からの列選択信号に従って、画素アレイ2のn列毎のnビットの転送や、同一列内のnビットの転送も行えるように構成されている。 - 中国語 特許翻訳例文集