「差動」に関連した中国語例文の一覧 -中国語例文検索

差動増幅回路4は、差動入力段とバッファ段とに分けられる。

差分放大器电路 4被分成两级，即，差分输入级和缓冲级。 - 中国語 特許翻訳例文集

差動増幅回路6は、差動入力段とバッファ段とに分けられる。

差分放大器电路 6被分成两级，即，差分输入级和缓冲级。 - 中国語 特許翻訳例文集

したがって、線1311、1312などの差動ペア線に対し差動クロストークが生成され得る（例えば、所与の各差動信号はクロストークにより崩壊または破壊され得る）。 この差動クロストークは例えばエッジ検出のために差動信号を用いる際にエラーを生じることがある。

因此，可能对于比如线路 1311和 1312之类的差分对产生差分串扰 (例如，串扰可能使每个给定的差分信号瓦解或破裂 )，这可能在例如用于边缘检测的差分信号的使用中产生错误。 - 中国語 特許翻訳例文集

差動回路323は、水平出力線320、321からの信号を受けてCMOSセンサ103の出力VOUTとして差動出力を行う。

差分电路 323接收来自水平输出线 320至 321的信号，并且以差分输出 CMOS传感器 103的输出 VOUT。 - 中国語 特許翻訳例文集

従って、この差動対は低直線性モード（G0−LL）で使用される。

此差分对因此用于低线性模式 (G0-LL)中。 - 中国語 特許翻訳例文集

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

【図7】図7は、図3の差動LNA10の一例のより詳細な図。

图 7是图 3中的差分 LNA 10的一个示例的更为详细的示图。 - 中国語 特許翻訳例文集

図7は、図3の差動LNA10の一例のより詳細な図である。

图 7是图 3中的差分 LNA 10的一个示例的更为详细的示图。 - 中国語 特許翻訳例文集

列ごとに並列に読み出されたm行目のN信号とS信号とは、差動信号としてそれぞれ差動回路323に入力されて、その差動出力がCMOSセンサ103のセンサ出力VOUTとなる。

将针对每列并行地读出的第 m行的 N信号和 S信号输入到差分电路 323作为差分信号，并且使用N信号与 S信号的差分输出作为 CMOS传感器 103的传感器输出 VOUT。 - 中国語 特許翻訳例文集

19. 前記送信媒体は、差動信号の送信に適しており、第1および第2の受信信号ならびに第1および第2の送信信号は、それぞれ差動受信信号および差動送信信号を形成する請求項18に記載のI／Oインタフェース回路。

19.如权利要求18所述的I/O接口电路，其中所述传输介质适用于传输差分信号，并且其中所述第一和第二接收信号以及所述第一和第二传输信号分别形成差分接收信号和差分传输信号。 - 中国語 特許翻訳例文集

このデータ線10毎に備える各3個の差動増幅回路の各一方の差動入力端には、10本のデータ線10の対応するものが接続され、各他方の差動入力端には、3本の基準電圧線11の対応するものが共通に接続されている。

对该每条数据线 10所设置的 3个差动放大电路的各一个差动输入端连接有 10条数据线 10中所对应的数据线，在各另一个差动输入端公共连接有 3条基准电压线 11中所对应的基准电压线。 - 中国語 特許翻訳例文集

これによりS信号とN信号との差動動作を行うことでCDS動作が行われる。

以这种方式，通过进行 S信号与 N信号之间的差分操作，实现 CDS操作。 - 中国語 特許翻訳例文集

このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。

虽然在此图中说明差分电路，但也可使用单端电路。 - 中国語 特許翻訳例文集

LNA20は、RF信号を増幅し、そして出力リード線21aおよび21bからの差動信号を駆動する。

LNA 20放大 RF信号，并驱动来自输出引线 21a及21b的差动信号。 - 中国語 特許翻訳例文集

このような差動処理は、例えば、コモンモードノイズのより大きな除去をもたらす。

所述差动处理可提供对 (例如 )共模噪声的较大抑制。 - 中国語 特許翻訳例文集

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

PチャネルMOSトランジスタ21のゲートには、差動入力信号の一方の信号IN1が入力される。

差分输入信号的一个信号 IN1进入 P沟道 MOS晶体管 21的栅极。 - 中国語 特許翻訳例文集

PチャネルMOSトランジスタ22のゲートには、差動入力信号の他方の信号IN2が入力される。

差分输入信号的另一个信号 IN2进入 P沟道 MOS晶体管 22的栅极。 - 中国語 特許翻訳例文集

これは、差動入力信号の一方の信号IN1が「L」の状態を模擬している。

它模拟了在其中差分输入信号的一个信号 IN1为低的状态。 - 中国語 特許翻訳例文集

出力リード線21aは、ミキサ22aの第1の差動入力リード線22a2に結合され、そして出力リード線21bは、ミキサ22aの第2の差動入力リード線22a1に結合される。

输出引线 21a耦合到混频器 22a的第一差动输入引线 22a2，且输出引线 21b耦合到混频器 22a的第二差动输入引线 22a1。 - 中国語 特許翻訳例文集

同様に、出力リード線21aは、ミキサ22bの第1の差動入力リード線22b1に結合され、そして出力リード線21bは、ミキサ22bの第2の差動入力リード線22b2に結合される。

类似地，输出引线 21a耦合到混频器 22b的第一差动输入引线 22b1，且输出引线 21b耦合到混频器 22b的第二差动输入引线 22b2。 - 中国語 特許翻訳例文集

レシーバ82は、TMDSチャネル＃0，＃1，＃2で、HDMI送信部から一方向に送信されてくる、画素データに対応する差動信号と、オーディオデータや制御データに対応する差動信号を受信する。

接收器 82接收经由 TMDS信道 #0、#1和 #2从HDMI发送单元单向发送的、与像素数据对应的差分信号以及与音频数据或控制数据对应的差分信号。 - 中国語 特許翻訳例文集

両入力信号は、差動増幅器411に供給され、その差信号が差動増幅器411の出力端子からコンパレータ412の反転入力端子に与えられる。

两个输入信号均被传输到差分放大器 411，并且，与输入信号之间的差值对应的信号从差分放大器 411的输出端子被输出到比较器 412的反相输入端子。 - 中国語 特許翻訳例文集

そして、列方向に配置される各データ転送回路がnビット転送を行う各データ線10が、対応する2n−1個の差動増幅回路の各一方の差動入力端に共通に接続される。

而且由配置于列方向的各数据传输电路进行 n位传输的各数据线 10公共与所对应的 2n-1个差动放大电路的各一个差动输入端连接。 - 中国語 特許翻訳例文集

差動LNA10の可変キャパシタ47及び48（C3）は、LNA10から受信ミキサ11への電力転送を最大化するように差動LNA10のLNA負荷を調整するよう制御される。

通过控制差分 LNA 10的可变电容器 47和 48(C3)来调节差分 LNA 10的 LNA负载以使得从 LNA 10到接收混频器 11的功率传输最大化。 - 中国語 特許翻訳例文集

データが、次に、データ周波数で、差動エンコーダ16に駆動される位相変調器14により、ソース信号の上へ変調される。

随后通过被差分编码器 16驱动的相位调制器 14来以数据频率将数据调制到源信号上。 - 中国語 特許翻訳例文集

6. 前記外部インタフェースは、差動インタフェースである請求項1〜5のいずれか1項の固体撮像装置。

6.如权利要求 1到 5的任一所述的固态成像设备，其中所述外部接口是差分接口。 - 中国語 特許翻訳例文集

主経路は、それぞれ異なる縮退インダクタを使用する、並列に接続された2つの差動入力対を有する。

主要路径具有使用不同退化电感器的并联连接的两个差分输入对。 - 中国語 特許翻訳例文集

この構成では、光電変換素子811が光を受けると、差動アンプ114の非反転入力端子の電位が低下していく。

在该配置中，当光电转换元件 811接收光时，差分放大器 114的非反相输入端子的电势降低。 - 中国語 特許翻訳例文集

【図13】図4と類似の図であるが、差動シグナリング環境で容量クロスカップリング回路を使用する一実施形態を例示する。

图 13为类似于图 4的图示，但其示例说明在差分信号发送环境中使用电容交叉耦合电路的一个实施方式。 - 中国語 特許翻訳例文集

図13は、差動データ送信システムの環境に対し提示された容量結合原理と較正および配置方法を示すために使用される。

图 13用于示例说明所示电容耦合原理，以及对于差分数据传输系统环境的校准和配置方法。 - 中国語 特許翻訳例文集

特に、当業者であれば、上記の示された信号は差動またはシングルエンド（single-ended）でも構わないことは理解できるであろう。

具体来说，所属领域的技术人员将了解，所展示的信号可为差动的或单端的。 - 中国語 特許翻訳例文集

MOSトランジスタ5の他方の主電極は、共通出力線8および差動増幅回路4の反転入力端子と接続される。

MOS晶体管 5的主电极中的另一个与共用输出线 8和差分放大器电路 4的反相输入端子连接。 - 中国語 特許翻訳例文集

回転によって、2nQAM変調器は光信号に4象限差動符号化を本質的に施すことができるようになる。

旋转促使2n-QAM调制器固有地将四像限差分编码应用到光信号。 - 中国語 特許翻訳例文集

【図8】図8は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 8是说明接受 2位数据的 3个差动放大电路的各 2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

【図17】図17は、ビット“1”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 17是说明位“1”传输时的差动放大电路的内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

【図18】図18は、ビット“0”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 18是说明位“0”传输时的差动放大电路的内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

【図24】図24は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 24是说明接受 2位数据的 3个差动放大电路的各 2个节点处电位变化的波形图。 - 中国語 特許翻訳例文集

画像データ受信回路6aは、転送ビット数がn＝2であるので、データ線10毎に、3個の差動増幅回路を備えている。

图像数据接收电路 6a的传输位数为 n＝ 2，因此对每条数据线 10设置 3个差动放大电路。 - 中国語 特許翻訳例文集

そうすれば、各3個の差動増幅回路を、画素アレイ2の2列毎に一括してアクティブにすることができる。

这样就能对像素阵列 2的每 2列统一使得各 3个差动放大电路为有源。 - 中国語 特許翻訳例文集

図6に示すように、画像データ受信回路6aは、1本のデータ線10に対する構成として、3つの差動増幅回路45a，45b，45cを備えている。

如图 6所示，像素数据接收电路 6a作为对应于 1条数据线 10的构成，具有 3个差动放大电路 45a、45b、45c。 - 中国語 特許翻訳例文集

図8は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 8是说明接受 2位数据的 3个差动放大电路的各 2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

図8（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。

图 8(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。

图 8(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。

图 8(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集

図15に示すように、画像データ受信回路6bは、1本のデータ線10に対する構成として、1つの差動増幅回路45を備えている。

如图 15所示，图像数据接收电路 6b作为对应于 1条数据线 10的构成，具有 1个差动放大电路 45。 - 中国語 特許翻訳例文集

図17は、ビット“1”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 17是说明位“1”传输时的差动放大电路内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

図18は、ビット“0”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 18是说明位“0”传输时的差动放大电路内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

図24は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 24是说明接受 2位数据的 3个差动放大电路的各2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

プリチャージ期間では、差動増幅回路45a，45b，45cは、データ線10、基準電圧線Vref1，Vref2，Vref3から切り離されている。

在预充电期间内，差动放大电路 45a、45b、45c从数据线 10、基准电压线 Vref1、Vref2、Vref3断开。 - 中国語 特許翻訳例文集