「差動増幅回路」に関連した中国語例文の一覧 -中国語例文検索

差動増幅回路4は、差動入力段とバッファ段とに分けられる。

差分放大器电路 4被分成两级，即，差分输入级和缓冲级。 - 中国語 特許翻訳例文集

差動増幅回路6は、差動入力段とバッファ段とに分けられる。

差分放大器电路 6被分成两级，即，差分输入级和缓冲级。 - 中国語 特許翻訳例文集

MOSトランジスタ5の他方の主電極は、共通出力線8および差動増幅回路4の反転入力端子と接続される。

MOS晶体管 5的主电极中的另一个与共用输出线 8和差分放大器电路 4的反相输入端子连接。 - 中国語 特許翻訳例文集

【図8】図8は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 8是说明接受 2位数据的 3个差动放大电路的各 2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

【図17】図17は、ビット“1”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 17是说明位“1”传输时的差动放大电路的内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

【図18】図18は、ビット“0”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 18是说明位“0”传输时的差动放大电路的内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

【図24】図24は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 24是说明接受 2位数据的 3个差动放大电路的各 2个节点处电位变化的波形图。 - 中国語 特許翻訳例文集

画像データ受信回路6aは、転送ビット数がn＝2であるので、データ線10毎に、3個の差動増幅回路を備えている。

图像数据接收电路 6a的传输位数为 n＝ 2，因此对每条数据线 10设置 3个差动放大电路。 - 中国語 特許翻訳例文集

そうすれば、各3個の差動増幅回路を、画素アレイ2の2列毎に一括してアクティブにすることができる。

这样就能对像素阵列 2的每 2列统一使得各 3个差动放大电路为有源。 - 中国語 特許翻訳例文集

図6に示すように、画像データ受信回路6aは、1本のデータ線10に対する構成として、3つの差動増幅回路45a，45b，45cを備えている。

如图 6所示，像素数据接收电路 6a作为对应于 1条数据线 10的构成，具有 3个差动放大电路 45a、45b、45c。 - 中国語 特許翻訳例文集

図8は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 8是说明接受 2位数据的 3个差动放大电路的各 2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

図8（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。

图 8(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。

图 8(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。

图 8(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集

図15に示すように、画像データ受信回路6bは、1本のデータ線10に対する構成として、1つの差動増幅回路45を備えている。

如图 15所示，图像数据接收电路 6b作为对应于 1条数据线 10的构成，具有 1个差动放大电路 45。 - 中国語 特許翻訳例文集

図17は、ビット“1”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 17是说明位“1”传输时的差动放大电路内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

図18は、ビット“0”転送時の差動増幅回路の内部ノードの電位変化を説明する波形図である。

图 18是说明位“0”传输时的差动放大电路内部节点的电位变化的波形图。 - 中国語 特許翻訳例文集

図24は、2ビットデータを受け取る3つの差動増幅回路の各2つのノードにおける電位変化を説明する波形図である。

图 24是说明接受 2位数据的 3个差动放大电路的各2个节点处的电位变化的波形图。 - 中国語 特許翻訳例文集

プリチャージ期間では、差動増幅回路45a，45b，45cは、データ線10、基準電圧線Vref1，Vref2，Vref3から切り離されている。

在预充电期间内，差动放大电路 45a、45b、45c从数据线 10、基准电压线 Vref1、Vref2、Vref3断开。 - 中国語 特許翻訳例文集

図24（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。

图 24(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集

図24（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。

图 24(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集

図24（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。

图 24(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集

このため、共通出力線8または9の電位は差動増幅回路4または6の仮想接地により差動増幅回路の非反転入力端子と等しくなり、出力端子POUTまたはBOUTから出力される信号からは、MOSトランジスタ5または7で生じる電圧降下の影響が低減される。

这导致由 MOS晶体管 5或 7引起的电压降对于从输出端子 POUT或BOUT输出的信号的影响减小。 - 中国語 特許翻訳例文集

時刻T2に信号PTN1、PTN2、PGRがハイレベルになると、単位画素100の出力端子が差動増幅回路4の非反転入力端子と電気的に接続されるとともに、差動増幅回路4の出力端子がクランプ容量の一方の端子と接続される。

当信号 PTN1、PTN2和 PGR在时间 T2处被切换到高电平时，单位像素 100的输出端子与差分放大器电路 4的非反相输入端子电连接，并且，差分放大器电路 4的输出端子与箝位电容器的电极之一连接。 - 中国語 特許翻訳例文集

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

差動増幅回路4の非反転入力端子は単位画素の出力端子と接続され、その出力端子は、第1のスイッチであるMOSトランジスタ5の一方の主電極に接続される。

差分放大器电路 4的非反相输入端子与单位像素的输出端子连接，并且，差分放大器电路 4的输出端子与用作第一开关的 MOS晶体管 5的主电极中的一个连接。 - 中国語 特許翻訳例文集

差動増幅回路6の非反転入力端子は単位画素の出力端子と接続され、その出力端子は、第1のスイッチであるMOSトランジスタ7を介して自身の反転入力端子に接続される。

差分放大器电路 6的非反相输入端子与单位像素的输出端子连接。 差分放大器电路 6的输出端子经由用作第一开关的MOS晶体管 7与差分放大器电路 6的反相输入端子连接。 - 中国語 特許翻訳例文集

AGC期間では信号POFCがローレベルであり、差動増幅回路4の出力端子と反転入力端子とが電気的に切り離される。

在 AGC时段中，信号 POFC处于低电平，由此，差分放大器电路 4的输出端子与差分放大器电路 4的反相输入端子断开电连接。 - 中国語 特許翻訳例文集

本実施の形態での画像データ受信回路6は、列方向に配置されるデータ転送回路毎に、2n−1個の差動増幅回路が設けられている。

本实施方式的图像数据接收电路 6按配置于列方向的数据传输电路设有 2n-1个差动放大电路。 - 中国語 特許翻訳例文集

そして、列方向に配置される各データ転送回路がnビット転送を行う各データ線10が、対応する2n−1個の差動増幅回路の各一方の差動入力端に共通に接続される。

而且由配置于列方向的各数据传输电路进行 n位传输的各数据线 10公共与所对应的 2n-1个差动放大电路的各一个差动输入端连接。 - 中国語 特許翻訳例文集

この制御信号線21は、画像データ受信回路6a内において、データ線10毎に備える各3個の差動増幅回路の制御端に並列に接続されている。

该控制信号线 21在图像数据接收电路 6a内与对每条数据线 10设置的各 3个差动放大电路的控制端并联连接。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于 PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中所对应的基准电压线。 - 中国語 特許翻訳例文集

つまり、信号処理回路7は、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3の論理レベルを取り込むことで、転送2ビット（Dn＋1，Dn）の4通りの組み合わせ（1，1）（1，0）（0，1）（0，0）の1つを特定することができる。

也就是说，信号处理电路7读入差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3的逻辑电平，从而能够指定传输 2位 (Dn+1，Dn)的 4种组合 (1，1)、(1，0)、(0，1)、(0，0)之一。 - 中国語 特許翻訳例文集

よって、信号処理回路7は、誤り少なく、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3の出力から、転送2ビット（Dn＋1，Dn）を読み取ることができる。

因而信号处理电路 7能够较少发生错误地从差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3的输出读取传输 2位 (Dn+1，Dn)。 - 中国語 特許翻訳例文集

よって、信号処理回路7は、誤り少なく、差動増幅回路45の正相内部ノードDの出力から、転送1ビットの2値を読み取ることができる。

因而信号处理电路 7能够较少发生错误地从差动放大电路 45的正相内部节点 D的输出读取传输 1位的 2值。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中对应的基准电压线。 - 中国語 特許翻訳例文集

一般的な構成における画像データ受信回路6は、上記のように列方向に配置される10個のデータ転送回路が使用する10本のツイストペア線が差動入力端に接続される10個の差動増幅回路と、該10個の差動増幅回路を列選択回路5が列毎に出力する各列選択信号の出力タイミングに同期して一括してアクティブにする1つの制御信号を発生する回路とを備えている。

一般构成的图像数据接收电路 6具有如上配置于列方向的 10个数据传输电路所使用的 10条双绞线连接到差动输入端的 10个差动放大电路、产生使该 10个差动放大电路与列选择电路 5对每列输出的各列选择信号的输出定时同步地一并成为有源的 1个控制信号的电路。 - 中国語 特許翻訳例文集

信号処理回路7は、本実施の形態では、画像データ受信回路6が備える本実施の形態による列方向に配置されるデータ転送回路の個数分の2n−1個の差動増幅回路の各出力信号から転送nビットのデジタルデータ（画像データ）を算出する。

信号处理电路 7在本实施方式中，根据图像数据接收电路 6具备的本实施方式在列方向配置的数据传输电路的个数个的 2n-1个差动放大电路的各输出信号计算传输 n位的数字数据 (图像数据 )。 - 中国語 特許翻訳例文集

このデータ線10毎に備える各3個の差動増幅回路の各一方の差動入力端には、10本のデータ線10の対応するものが接続され、各他方の差動入力端には、3本の基準電圧線11の対応するものが共通に接続されている。

对该每条数据线 10所设置的 3个差动放大电路的各一个差动输入端连接有 10条数据线 10中所对应的数据线，在各另一个差动输入端公共连接有 3条基准电压线 11中所对应的基准电压线。 - 中国語 特許翻訳例文集

つまり、第1および第2の実施例と同様に、信号処理回路7は、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3の論理レベルを取り込むことで、転送2ビット（Dn＋1，Dn）の4通りの組み合わせ（1，1）（1，0）（0，1）（0，0）の1つを特定することができる。

即，与第一和第二实施例相同地，信号处理电路 7读入差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3的逻辑电平，从而能够指定传输 2位 (Dn+1，Dn)的 4种组合 (1，1)、(1，0)、(0，1)、(0，0)之一。 - 中国語 特許翻訳例文集

この場合、画像データ受信回路6a内にデータ線10毎に備える各3個の差動増幅回路は、それぞれ共通の制御端を有し、一括してアクティブにする制御信号を印加できる構成となるので、画像データ受信回路6a内に備える、該制御信号を列選択回路5aの出力タイミングと同期して発生する回路を用いることができる。

这种情况下，对图像数据接收电路 6a内每条数据线 10所设置的各 3个差动放大电路分别具有公共的控制端，构成为能施加统一为有源的控制信号，因此能使用设置于图像数据接收电路 6a内的与列选择电路 5a的输出定时同步地产生该控制信号的电路。 - 中国語 特許翻訳例文集

この第1の実施例では、各3個の差動増幅回路を2列毎に一括してアクティブにする動作を、対応するデータ転送回路18aと1対1対応で行う方が好ましいので、画像データ受信回路6aは、制御信号を発生する回路を備えない構成とし、その代わりに制御信号駆動回路群15を設けてある。

在该第一实施例中，优选与所对应的数据传输电路 18a一对一对应地进行按照每2列统一使各 3个差动放大电路为有源的工作，因此图像数据接收电路 6a构成为不具备产生控制信号的电路，代之设置有控制信号驱动电路组 15。 - 中国語 特許翻訳例文集

差動増幅回路45a，45b，45cは、それぞれ、2つのCMOSインバータを並列接続し、互いの入力端と出力側とを接続し、一方の交差接続端を正相内部ノードD1，D2，D3とし、他方の交差接続端を逆相内部ノード／D1，／D2，／D3とした構成であり、正相内部ノードD1，D2，D3が信号処理回路7への出力端となっている。

差动放大电路 45a、45b、45c分别并联连接 2个 CMOS反相器，构成为将彼此的输入端与输出端连接起来，将一个交叉连接端作为正相内部节点 D1、D2、D3，将另一个交叉连接端作为反相内部节点 /D1、/D2、/D3，正相内部节点 D1、D2、D3作为对于信号处理电路 7的输出端。 - 中国語 特許翻訳例文集

したがって、画像データ受信回路6aの3つの差動増幅回路45a，45b，45cの各2つの内部ノードは、例えば図8（5）（6）（7）に示すように、相補的な電位関係を示すので、図9と同様に、列方向の隣り合う2ビット（Dn＋1，Dn）毎の4通りの組み合わせ（0，0）（0，1）（1，0）（1，1）を、正相内部ノードD3，D2，D1の電位（論理レベル）の組み合わせで特定することができる。

因此，例如图 8(5)、(6)、(7)所示，图像数据接收电路 6a的 3个差动放大电路 45a、45b、45c的各 2个内部节点表示出互补的电位关系，因此与图 9相同地，能通过正相内部节点 D3、D2、D1的电位 (逻辑电平 )的组合指定列方向的相邻每 2位 (Dn+1，Dn)的 4种组合(0，0)、(0，1)、(1，0)、(1，1)。 - 中国語 特許翻訳例文集

画像データ受信回路6bは、1ビット転送であるから、例えば図15に示すように、データ線10毎に1つの差動増幅回路を備え、それぞれ、1本のデータ線10および1本の基準電圧線Vrefの電位変化に対応する1ビットの2値を判別可能に内部ノードに発生し信号処理回路7に出力する。

图像数据接收电路 6b进行 1位传输，因而例如图 15所示，对每条数据线 10设置1个差动放大电路，以能判别的方式分别在内部节点产生与 1条数据线 10和 1条基准电压线 Vref的电位变化对应的 1位的 2值并输出给信号处理电路 7。 - 中国語 特許翻訳例文集

差動増幅回路45は、2つのCMOSインバータを並列接続し、互いの入力端と出力側とを接続し、一方の交差接続端を正相内部ノードDとし、他方の交差接続端を逆相内部ノード／Dとした構成であり、正相内部ノードDが信号処理回路7への出力端である。

差动放大电路 45的构成为，并联连接 2个 CMOS反相器，将彼此的输入端与输出侧连接起来，将一个交叉连接端作为正相内部节点 D，将另一个交叉连接端作为反相内部节点/D，正相内部节点 D是对于信号处理电路 7的输出端。 - 中国語 特許翻訳例文集

一方、列方向に配置されるデータ転送回路の個数分の2n−1個の差動増幅回路の各他方の差動入力端には、基準電圧駆動回路群8の各基準電圧駆動回路が駆動する2n−1本の基準電圧線11の対応するものが共通に接続される、または、各基準電圧駆動回路が駆動する2n−2本の基準電圧線11に固定電圧が印加される1本の基準電圧線を加えた2n−1本の基準電圧線の対応するものが共通に接続される。

另一方面，配置于列方向的数据传输电路的个数个的 2n-1个差动放大电路的各另一个差动输入端公共连接有基准电压驱动电路组 8的各基准电压驱动电路所驱动的 2n-1条基准电压线 11中对应的基准电压线，或者公共连接有加入了向各基准电压驱动电路所驱动的 2n-2条基准电压线 11施加固定电压的 1条基准电压线后的 2n-1条基准电压线 11中对应的基准电压线。 - 中国語 特許翻訳例文集