「源极端」に関連した中国語例文の一覧 -中国語例文検索

第二负载晶体管 624的源极端子示出第二负载晶体管 624的源极端子的电势改变。

第2負荷トランジスタ624ソース端子には、第2負荷トランジスタ624のソース単位の電位変動が示されている。 - 中国語 特許翻訳例文集

例如接收部 150具有多个图像数据输入端子，当其中特定的图像数据输入端子被选择为投影图像的源极端子时，如果向该源极端子输入图像数据，则显示部 160中表示向源极端子的图像数据的输入状态的 LED(输入状态 LED)点亮成绿色。

例えば、受信部150が複数の画像データ入力端子を有しており、そのうちの特定の画像データ入力端子が投射画像のソース端子として選択されている場合、当該ソース端子に画像データが入力していれば、表示部160におけるソース端子への画像データの入力状態を示すLED（入力ステータスLED）が緑色に点灯する。 - 中国語 特許翻訳例文集

此外，负载晶体管 614使其漏极端子连接到垂直信号线 (VSL1或 VSL2)501或 502，并且使其源极端子接地。

また、負荷トランジスタ614は、そのドレイン端子が垂直信号線（VSL1または2）501または502に接続され、そのソース端子が接地される。 - 中国語 特許翻訳例文集

此外，参考晶体管 690使其源极端子接地，并且使其栅极端子和漏极端子连接到参考电流线 610。

また、基準トランジスタ690は、そのソース端子が接地され、かつ、そのゲート端子およびドレイン端子が基準電流線601に接続される。 - 中国語 特許翻訳例文集

放大晶体管 23的源极端子与垂直信号线 VSL连接，栅极端子与 FD25连接。

増幅トランジスタ23は、ソース端子が垂直信号線VSLに接続され、ゲート端子がFD25に接続されている。 - 中国語 特許翻訳例文集

最大值检测NMOS晶体管 116的漏极端子与电源 VDD连接。 最大值检测 NMOS晶体管 116的源极端子与差分放大器 115的反相输入端子连接并且与最大值检测开关 117连接。

最大値検出用NMOSトランジスタ116のドレイン端子は電源VDDに接続され、ソース端子は差動アンプ115の反転入力端子および最大値検出用スイッチ117と接続される。 - 中国語 特許翻訳例文集

最小值检测PMOS晶体管 119的漏极端子与电源 VDD连接。 最小值检测 PMOS晶体管 119的源极端子与差分放大器 118的反相输入端子连接，并且还与最小值检测开关 120连接。

最小値検出用PMOSトランジスタ119のドレイン端子は電源VDDと接続され、ソース端子は差動アンプ118の反転入力端子および最小値検出用スイッチ120と接続される。 - 中国語 特許翻訳例文集

在像素电路 410中，光电转换元件 411使其阳极端子接地，并且使其阴极端子连接到传输晶体管 412的源极端子。

この画素回路410において、光電変換素子411は、そのアノード端子が接地され、カソード端子が転送トランジスタ412のソース端子に接続される。 - 中国語 特許翻訳例文集

此外，放大晶体管 414使其漏极端子连接到电源电势线 415，并且使其源极端子连接到垂直信号线 (VSL1和 VSL2)501和 502。

また、増幅トランジスタ414は、そのドレイン端子が電源電位線415に接続され、そのソース端子が垂直信号線（VSL1および2）501および502に接続される。 - 中国語 特許翻訳例文集

另一方面，第二负载晶体管 624使其漏极端子连接到垂直信号线 (VSL1或 VSL2)501或 502，并且使其源极端子连接到负载晶体管 614的漏极端子。

また、第2負荷トランジスタ624は、そのドレイン端子が垂直信号線（VSL1または2）501または502に接続され、そのソース端子が負荷トランジスタ614のドレイン端子に接続される。 - 中国語 特許翻訳例文集

在该示例中，示出了在一行读出时段期间垂直信号线 (VSL1)501、第二负载晶体管栅极线622、第二负载晶体管624的源极端子、以及负载晶体管栅极线612的电势中的改变。

この例では、1行読み出し期間における垂直信号線（VSL1）501、第2負荷トランジスタゲート線622、第2負荷トランジスタ624のソース端子および負荷トランジスタゲート線612における電位変動が示されている。 - 中国語 特許翻訳例文集

而且，投影范围设定部 180对应投影区域，根据预先设定的条件，调整从源极端子输入并存储在存储部 116上的图像数据。

そして、投射範囲設定部180は、投射領域に応じて、予め設定された条件に基づいて、ソース端子から入力されて記憶部116に記憶されている画像データを調整する。 - 中国語 特許翻訳例文集

偏置控制电路 4由 M个开关晶体管 12构成，各开关晶体管 12的源极端子与垂直信号线 VSL-1～ VSL-M的每一个连接。

バイアス制御回路4は、垂直信号線VSL−1〜VSL−Mのそれぞれにソース端子が接続されるM個のスイッチトランジスタ12で構成されている。 - 中国語 特許翻訳例文集

复位晶体管 22的漏极端子与电源 (电压 VDD)26连接，源极端子与 FD25连接，栅极端子与复位线 RESET连接。

リセットトランジスタ22は、ドレイン端子が電源（電圧VDD）26に接続され、ソース端子がFD25に接続され、ゲート端子がリセット線RESETに接続されている。 - 中国語 特許翻訳例文集

地址晶体管 24的漏极端子与电源 (电压 VDD)26连接，源极端子与放大晶体管 23的漏极端子连接，栅极端子与地址线 ADDRESS连接。

アドレストランジスタ24は、ドレイン端子が電源（電圧VDD）26に接続され、ソース端子が増幅トランジスタ23のドレイン端子に接続され、ゲート端子がアドレス線ADDRESSに接続されている。 - 中国語 特許翻訳例文集

即，放大晶体管 23仅源极端子与浮动状态的垂直信号线 VSL连接，不进行源极跟踪器电路的动作。

つまり、増幅トランジスタ23は、ソース端子がフローティング状態の垂直信号線VSLに接続されているだけであるので、ソースフォロワ回路の動作を行わない。 - 中国語 特許翻訳例文集

另外，源极端子连接到 PMOS晶体管 60、66的漏极端子的 PMOS晶体管 61、67的各栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。

また、PMOSトランジスタ60，66のドレイン端子にソース端子が接続されるPMOSトランジスタ61，67の各ゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。 - 中国語 特許翻訳例文集

此外，传输晶体管 412使其栅极端子连接到电荷传输线 331和 332，并且经由浮动扩散 FD使其漏极端子连接到复位晶体管 413的源极端子和放大晶体管 414的栅极端子。

また、転送トランジスタ412は、そのゲート端子が電荷転送線331および332に接続され、そのドレイン端子がフローティングディフュージョンFDを介してリセットトランジスタ413のソース端子と増幅トランジスタ414のゲート端子とに接続される。 - 中国語 特許翻訳例文集

在地址晶体管 24被行选择后导通时，放大晶体管 23的漏极端子与电源 26连接，且在开关晶体管 14导通后电流源 15经由垂直信号线 VSL与源极端子连接时，构成源极跟踪器电路。

増幅トランジスタ23は、アドレストランジスタ24が行選択されてオンしドレイン端子が電源26に接続され、かつスイッチトランジスタ14がオンして電流源15が垂直信号線VSLを介してソース端子に接続されたときにソースフォロワ回路を構成する。 - 中国語 特許翻訳例文集

在单位像素2a中，放大晶体管 23的漏极端子经由地址晶体管 24与电源 26连接，源极端子经由垂直信号线 VSL以及开关晶体管 14与电流源 15连接，因此，放大晶体管 23构成源极跟踪器电路。

単位画素2aでは、増幅トランジスタ23のドレイン端子がアドレストランジスタ24を介して電源26が接続され、ソース端子が垂直信号線VSLおよびスイッチトランジスタ14を介して電流源15が接続されるので、増幅トランジスタ23は、ソースフォロワ回路を構成する。 - 中国語 特許翻訳例文集

驱动基准电压线 Vref1的 PMOS晶体管 75、76中源极端子连接到电源 77的 PMOS晶体管 75的栅极端子与电路接地端连接，处于 PMOS晶体管 75的漏极端子与基准电压线Vref1之间的 PMOS晶体管 76的栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。

基準電圧線Vref1を駆動するPMOSトランジスタ75，76のうち、電源77にソース端子が接続されるPMOSトランジスタ75のゲート端子は、グランドに接続され、PMOSトランジスタ75のドレイン端子と基準電圧線Vref1との間に介在するPMOSトランジスタ76のゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。 - 中国語 特許翻訳例文集

另外，驱动基准电压线 Vref3的 NMOS晶体管 78、79中漏极端子与基准电压线Vref3连接的 NMOS晶体管 78的栅极端子被输入列选择信号，处于 NMOS晶体管 78的源极端子与电路接地端之间的 NMOS晶体管 79的栅极端子与电源 77连接。

また、基準電圧線Vref3を駆動するNMOSトランジスタ78，79のうち、基準電圧線Vref3にドレイン端子が接続されるNMOSトランジスタ78のゲート端子には、列選択信号が入力され、NMOSトランジスタ78のソース端子とグランドとの間に介在するNMOSトランジスタ79のゲート端子は、電源77に接続されている。 - 中国語 特許翻訳例文集

在配置于电源侧的 PMOS晶体管 60、61和 PMOS晶体管 66、67中，在源极端子连接到电源 64的 PMOS晶体管 60、66中 PMOS晶体管 60的栅极端子被直接输入第 n+1列的寄存器数据 Dn+1，PMOS晶体管 66的栅极端子经由 NAND电路 70被输入对第 n+1列寄存器数据Dn+1进行逻辑反转后的数据 (/Dn+1)和对第 n列寄存器数据 Dn进行逻辑反转后的数据 (/Dn)。

電源側に直列配置されるPMOSトランジスタ60，61およびPMOSトランジスタ66，67において、電源64にソース端子が接続されるPMOSトランジスタ60，66のうち、PMOSトランジスタ60のゲート端子には、n＋1列目のレジスタデータDn＋1が直接入力され、PMOSトランジスタ66のゲート端子には、n＋1列目のレジスタデータDn＋1を論理反転したデータ（／Dn＋1）とn列目のレジスタデータDnを論理反転したデータ（／Dn）とがNAND回路70を介して入力される。 - 中国語 特許翻訳例文集