「转换电路」に関連した中国語例文の一覧 -中国語例文検索

即，与像素阵列 2中被选择的 1行的 N个像素 2a所输出的光量对应的像素信号 (电压信号 )在各列的垂直信号线 9中传播，被输入到采样保持信号转换电路组 4。

すなわち、画素アレイ2の中の選択された1行のN個の画素2aが出力する光量に応じた画素信号（電圧信号）が各列の垂直信号線9を伝播してサンプルホールド信号変換回路群4に入力される。 - 中国語 特許翻訳例文集

采样保持信号转换电路组 4b中，在各列，对沿列方向排列的每 2个 1位寄存器电路，沿着列方向配置有输入有该 2个 1位寄存器电路的保持数据的数据传输电路 (Bit No.0，No.1数据传输电路～ Bit No.8，No.9数据传输电路 )18b，共 5个。

サンプルホールド信号変換回路群4bは、各列において列方向に並ぶ2個の1ビットレジスタ回路毎に、該2個の1ビットレジスタ回路の保持データが入力される5個のデータ転送回路（Bit No.0,No.1データ転送回路〜Bit No.8,No.9データ転送回路）18bが列方向に配置されている。 - 中国語 特許翻訳例文集

如上，根据该第二实施例，由于在列方向的 2位共用 1个数据传输电路，因此能使得每列的数据传输电路的数量减半，能缩小采样保持信号转换电路组的电路规模。

このように、この第2の実施例によれば、列方向の2ビットで1つのデータ転送回路を共有するので、1列当たりのデータ転送回路の数を半減でき、サンプルホールド信号変換回路群の回路規模を縮小化することができる。 - 中国語 特許翻訳例文集

以往公开有具备将至少具有光电转换元件的像素单元呈 2维阵列状排列构成的受光元件阵列、对来自受光元件阵列的受光信号进行 A/D转换的多个 A/D转换电路，构成为单一 IC芯片的摄像元件及其控制方法。

従来より、少なくとも光電変換素子を有した画素セルを2次元アレイ状に配列してなる受光素子アレイと、受光素子アレイからの受光信号をA／D変換する複数のA／D変換回路とを備え、単一のICチップとして構成される撮像素子、及びその制御方法が開示されている。 - 中国語 特許翻訳例文集

如上所述，在搭载于摄像装置上的 A/D转换电路中，需要运算像素单元的复位期间的输出信号 (复位信号 )所涉及的计数值与曝光期间的输出信号 (视频信号 )所涉及的计数值之差，将其作为该像素中的摄像信号 (从视频信号中减去复位信号后的信号 )输出。

上記により、撮像装置に搭載されたA／D変換回路では、画素セルのリセット期間の出力信号（リセット信号）に係るカウント値と、露光期間の出力信号（映像信号）に係るカウント値との差分を演算し、当該画素における撮像信号（映像信号からリセット信号を減算した信号）として出力する必要がある。 - 中国語 特許翻訳例文集

18.根据权利要求 17所述的摄像系统，其特征在于，还包括，传感器，以及光学系统，使光在所述传感器上成像； 所述传感器将利用所述光学系统成像的图像光光电转换为电信号，并输入到所述转换电路。

18. 請求項17記載の撮像システムであって、センサーと、前記センサーへ光を結像する光学系と、をさらに備え、前記センサーは、前記光学系により結像された画像光を電気信号に光電変換して前記変換回路に入力する、ことを特徴とする撮像システム。 - 中国語 特許翻訳例文集

发射电路 1000还包括选择电路 103、全通路编码电路 161、物理介质接入 (“PMA”)子层电路 162(示例电路块1620-N被示出；PMA电路 162将数据串行化 )、选择电路 104、比特复用 (N到 M通道转换 )电路 170以及物理介质相关 (“PMD”)子层电路 181(示例电路块 181 0-M被示出 )。

さらに、送信回路1000は、選択回路103と、レーンワイドエンコーディング回路161と、物理的媒体アクセス（「PMA」）副層回路162（例示的回路ブロック162 0−Nが示される；PMA回路162は、データを直列化する）と、選択回路104と、ビットマルチプレクシング（N／Mチャネル変換）回路170と、物理的媒体依存（「PMD」）副層回路181（例示的回路ブロック181 0−Mが示される）と、を含む。 - 中国語 特許翻訳例文集

接收电路 2000还包括全通路时钟补偿和解码电路 261、选择电路 203、块同步电路 263、物理介质接入 (“PMA”)子层电路 262(示例 PMA电路块 0-N被示出；PMA电路 262将数据解串行 )、比特解复用 (M到 N通道转换 )电路 270、选择电路 204和物理介质相关(“PMD”)子层电路 281(示例电路块 2810-M被示出 )。

さらに、受信回路2000は、レーンワイドクロック補償およびデコーディング回路261と、選択回路203と、ブロック同期回路263と、物理的媒体アクセス（「PMA」）副層回路262（例示的PMA回路ブロック0−Nが示される；PMA回路262は、データを非直列化する）と、ビットデマルチプレクシング（M／Nチャネル変換）回路270と、選択回路204と、物理的媒体依存（「PMD」）副層回路281（例示的回路ブロック281 0−Mが示される）と、を含む。 - 中国語 特許翻訳例文集

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。 - 中国語 特許翻訳例文集

采样保持信号转换电路组 4a具有与每列的垂直信号线 9一对一配置的 10位输出的 ADC16、在各列保持由对应的 ADC16输出的 10位数据的 10个 1位寄存器电路 (Bit No.0Reg.～ Bit No.9Reg.)17、按各 2列中并列于各行方向的 2个 1位寄存器电路来配置于列方向的 10个数据传输电路 (BitNo.0数据传输电路～ Bit No.9数据传输电路 )18a。

サンプルホールド信号変換回路群4aは、列毎の垂直信号線9と1対1で配置される10ビット出力のADC16と、各列において対応するADC16が出力する10ビットデータを保持する10個の1ビットレジスタ回路（Bit No.0 Reg.〜Bit No.9 Reg.）17と、各2列において各行方向に並ぶ2個の1ビットレジスタ回路毎に列方向に配置される10個のデータ転送回路（Bit No.0 データ転送回路〜Bit No.9 データ転送回路）18aとを備えている。 - 中国語 特許翻訳例文集