「とらんじすたーとらんじすたーろんり」に関連した中国語例文の一覧 -中国語例文検索

図3において、垂直走査回路300は画素配列から特定の読み出し行を選択し、リセットトランジスタ（以下リセットTrと呼ぶ）301a〜301cはフォトダイオードに蓄積された光信号電荷をリセットする。

参考图 3，垂直扫描电路300从像素矩阵中选择特定的读出行，并且复位晶体管(下文中称为复位Tr)301a至 301c使累积在光电二极管 (下文中称为 PD)303a至 303c上的光信号电荷复位。 - 中国語 特許翻訳例文集

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

そして、図1の水平制御線L3、L4のアドレス線がロウレベルの時、アドレストランジスタ3、3´がオフ状態となりソースフォロワ動作しないため、信号は出力されない。

并且，在图 1的水平控制线 L3、L4的地址线是低电平 (low level)时，地址晶体管 3、3′成为截止 (OFF)状态，源极跟随器不动作，所以不输出信号。 - 中国語 特許翻訳例文集

各選択トランジスタ41のドレイン電極は、対応するノードN41を介してそれぞれ別の中間保持手段2（中間保持手段2のノードN32）に接続されており、ソース電極はすべてショートされ増幅回路42の入力端に接続されている。

选择晶体管 41的漏极经由相应的节点 N41连接到相应的中间保持单元2(中间保持单元 2的节点 N32)，并且各自的源极耦接到放大电路 42的输入节点。 - 中国語 特許翻訳例文集

また、垂直信号線Vsig1a、Vsig1bに用いられている配線H1をアンプトランジスタ4、4´のソース側の拡散層DF1にそれぞれ接続することにより、フローティングディフージョンFD1、FD1´と垂直信号線Vsig1b、Vsig1aとの間の距離をそれぞれ大きくすることができる。

此外，通过将用于垂直信号线Vsig1a、Vsig1b的配线H1分别连接在放大晶体管4、4′的源极侧的扩散层 DF1上，能够使浮动扩散部 FD1、FD1′与垂直信号线 Vsig1b、Vsig1a之间的距离分别变大。 - 中国語 特許翻訳例文集

図3に示す各信号は、図2で示した各信号と対応し、ハイレベルであるときに対応するMOSトランジスタが導通状態になり、ローレベルで非導通状態となる。

图 3示出图 2A所示的信号的电平。 - 中国語 特許翻訳例文集

図6に示す各信号は、図5で示した各信号と対応し、ハイレベルであるときに対応するMOSトランジスタが導通状態になり、ローレベルで非導通状態となる。

图 6示出图 5所示的信号的电平。 - 中国語 特許翻訳例文集

ここでの開示に関連して説明した、さまざまな実例となる論理ブロック、モジュール、および、回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するために設計されたこれらの何らかの組み合わせで、実現または実行してもよい。

可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的揭示内容而描述的各种说明性逻辑块、模块及电路。 - 中国語 特許翻訳例文集

ここに開示された態様に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、実施または実行されることができる。

可用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任一组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

選択トランジスタ（以下選択Trと呼ぶ）305a〜305cは、特定行を選択して画素ソースフォロアを作動させてFD電位を垂直出力線に読み出す。

选择晶体管 (下文中称为选择 Tr)305a至 305c选择特定行以使得像素源极跟随器 (称为像素 SF)306a至 306c能够将 FD电位读出到垂直输出线 204a至 204c上。 - 中国語 特許翻訳例文集

この負荷電流供給回路610において、設定トランジスタ611は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。

在负载电流提供电路 610中，设置晶体管 611使其栅极端子连接到维持控制信号线 203，并且使其漏极端子连接到参考电流线 601。 - 中国語 特許翻訳例文集

この第2負荷電流供給回路620において、第2設定トランジスタ621は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が第2基準電流線602に接続される。

在第二负载电流提供电路 620中，第二设置晶体管 621使其栅极端子连接到维持控制信号线 203，并且使其漏极端子连接到第二参考电流线 602。 - 中国語 特許翻訳例文集

期間（8）においては、まず、信号φFBがハイレベルになり、MOSトランジスタ221と定電流源225とで構成されるソースフォロワの出力を共通出力線に接続する。

在时段 (8)中，首先，信号 上升到高电平，并且，包含 MOS晶体管 221和恒流源 225的源跟随器的输出与共用输出线 102连接。 - 中国語 特許翻訳例文集

ここに開示された実施形態に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、制御されることもできる。

结合本文所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来控制。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

IR受信機32、フォトトランジスタまたはフォトダイオード12、IRドライバ33およびIR送信機またはLED13は、よく知られている回路およびデバイスであり、IR通過フィルタおよび／または低域通過フィルタと共にカプセル化された様々なICまたは個別パッケージで一般に入手することができる。

IR接收器 32、光电晶体管或光电二极管 12、IR驱动器 33和 IR发射器或 LED 13是众所周知的电路和装置，其通常在不同 IC或分立封装中可获得、与 IR通滤波器和 /或低通滤波器包封在一起。 - 中国語 特許翻訳例文集

各選択トランジスタ41のゲートには、それぞれ別の制御信号φSW1、φSW2、φSW3が供給され、この制御信号に従って任意の中間保持手段2の信号が選択されて増幅回路42を介し出力される。

不同的控制信号和 被施加到相应的选择晶体管 41的栅极，并且根据控制信号，从相应的中间保持单元 2选择信号并经由放大电路 42将该信号输出。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関連して説明した様々な例示の論理、論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、書き換え可能なゲート配列（FPGA）、または他のプログラム可能論理回路、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書に記載の機能を実行するよう設計されたこれらのいかなる組合せでも実施または実行することができる。

结合本文公开的实施例所描述的各种说明性的逻辑、逻辑块、模块以及电路可以用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或者其任意组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。

可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说明性逻辑、逻辑块、模块和电路。 - 中国語 特許翻訳例文集

基準電圧線Vref1，Vref2，Vref3側の3つのNMOSトランジスタ30，33，35の各ゲート端子には、列選択回路5aからの列選択信号が共通に入力される。

基准电压线 Vref1、Vref2、Vref3侧的 3个 NMOS晶体管 30、33、35的各栅极端子被公共输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

そして、PMOSトランジスタPT313およびPT314のゲートがローレベルでアクティブの第1の制御パルス信号CPLの入力端子TCPLに共通に接続されている。

PMOS晶体管PT313和PT314的栅极共同连接至用于在低电平有效的第一控制脉冲信号 CPL的输入端子 TCPL。 - 中国語 特許翻訳例文集

ここに開示されている態様と関連して説明されている種々の例示的論理回路、論理ブロック、モジュールおよび回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理回路、離散ハードウェアコンポーネント、あるいは、ここに説明されている機能を実行するように設計されているこれらの組み合わせによって実現または実行可能である。

用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文所公开的方面而描述的各种示例性逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

さらに、本明細書で開示される態様に関連して説明される様々な例示的ロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または他のプログラム可能論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素、あるいは本明細書に記載の機能を実施するように設計されたそれらの任意の適切な組合せと共に実装または実施することができる。

另外，可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何合适的组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑、逻辑块、模块以及电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを 用いて実現または実施されうる。

结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。 - 中国語 特許翻訳例文集

本文書において開示される態様に関連して説明される種々の例示的論理ブロック、モジュールおよび回路は、汎用コンピュータ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラム可能論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウエアコンポーネント、あるいはここで説明された機能を実行するように設計されたこれらの任意の組合せによって実現または実行され得る。

结合本文献中所揭示的方面而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

この画素回路では、リセット電圧Vrstを垂直信号線111から選択的に供給する構成となっているために、リセットトランジスタ23がFD部26（増幅トランジスタ24のゲート電極）と垂直信号線111との間に接続されるとともに、垂直信号線111にはスイッチパルスSWでオン状態となるスイッチトランジスタ27を介して選択的にリセット電圧Vrstが供給されることになる。

像素电路具有如下配置，其中，复位电压 Vrst被选择性地从垂直信号线 111供应，因此，复位晶体管 23被连接在 FD区 26(放大晶体管 24的栅电极 )和垂直信号线 111之间，并且复位电压 Vrst通过开关晶体管 27被选择性地供应到垂直信号线 111，所示开关晶体管 27通过开关脉冲 SW导通。 - 中国語 特許翻訳例文集

本明細書の開示に関連して説明された、様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラム可能な論理回路、個別的なゲートもしくはトランジスタ論理、個別的なハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組み合わせを用いて実施または実行することができる。

可以使用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑设备、分立门或者晶体管逻辑、分立硬件部件或者其任意组合，来实现或执行结合本文的公开内容所描述的各种示例性的逻辑框、模块和电路。 - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

装置100に関して説明される、該機能ブロックの内の1又は複数及び／又は該機能ブロックの内の1又は複数の組合せは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array）（FPGA）若しくは他のプログラム可能な論理デバイス、ディスクリート・ゲート若しくはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、又は本明細書記載の諸機能を実行するために設計されたそれ等の任意の適切な組合せ、として具現化されることが出来る。

结合设备 100描述的一个或多个功能块和 /或功能块的一种或多种组合可实现为通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程的逻辑设备、分立的门或晶体管逻辑、分立的硬件组件或设计为执行本文所述功能的任何适当的组合。 - 中国語 特許翻訳例文集

【図6】図6は、無線ベアラ（RB）レベル、論理チャネル、トランスポートチャネル、および物理チャネルを有する通信デバイスのための通信チャネルを例示する。

图 6示出了针对通信设备的通信信道，其具有无线承载 (RB)级、逻辑信道、传输信道和物理信道。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

この中に開示された実施形態に関連して記述された様々な例示の論理ブロック、モジュール、回路は、この中に記述された機能を行うために設計された汎用プロセッサ、デジタルシグナルプロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラム可能な論理装置、個別のゲートまたはトランジスターロジック、個別のハードウェア部品またはその任意の組み合わせで実装または実行されるかもしれない。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

ICは、本明細書で述べた機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、またはプログラマブル論理デバイス、ディスクリートまたはトランジスタ論理、ディスクリートハードウェア部品、電気部品、光学部品、機械部品、またはその任意の組み合わせを備えて良く、そしてICは、IC内部、IC外部、またはその両方にあるコードまたは命令を実行し得る。

IC可以包括设计为执行本申请所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件、电组件、光组件、机械组件或者其任意组合，并且 IC可以执行代码或指令，这些代码或指令位于 IC之内、IC之外或二者中。 - 中国語 特許翻訳例文集

すなわち、ステップS34（図7のタイムチャートの時刻T7）において、FD53がリセットされてから、短い露光時間で転送トランジスタ52−1がオンされたときに、VSL57における電圧レベルが急激に変化したと判定された場合、処理はステップS35に進む。

也就是说，当在步骤 S34(图 7的时序图中的时间 T7)确定，当从 FD 53的重置起的短曝光时间中传送晶体管 52-1导通时、VSL 57的电压电平急剧下降时，处理进行到步骤S35。 - 中国語 特許翻訳例文集

本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ信号（FPGA）または他のプログラマブル論理デバイス（PLD）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

可以使用设计用于执行本文所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件元件或它们的任意组合来实现或执行与本发明相结合来描述的各种说明性的逻辑框、模块与电路。 - 中国語 特許翻訳例文集

入力信号が高論理レベルの場合、第1のFET611はアクティブになり、出力605を3つのpMOSFET617、619、621（および追加トランジスタ部が使用されるかどうかに依存して可能性として他のnMOSFET）の共通ノード613に接続するだろう。

当输入信号为高逻辑电平时，第一 FET611将起作用并且将输出 605耦合到三个pMOSFET 617、619和621的公共节点613(并根据是否使用了额外的晶体管段而潜在地耦合到其他 nMOSFET)。 - 中国語 特許翻訳例文集

この提示は、対応するフォトダイオードまたはフォトトランジスタ12または12AおよびLED13または13Aと共に、対応するTXおよびRX回路32および33または32Aおよび33Aを準備して、単一またはデュアル光ファイバケーブル252を使用することおよび／または単一またはデュアルライトガイドケーブル252を使用すること含む。

这包括通过连同对应的光电二极管或光电晶体管12或 12A和 LED 13或 13A一起提供对应的 TX和 RX电路 32和 33或 32A和 33A来使用单个或两个光纤线缆 252和 /或使用单个或两个光导线缆 252。 - 中国語 特許翻訳例文集

M個のスイッチトランジスタ12の各ドレイン端子はバイアス電圧生成回路5の出力端子に並列に接続され、各ゲート端子はタイミング制御回路10が制御する電圧制御線13に並列に接続されている。

M个开关晶体管 12的各漏极端子并联地连接在偏压生成电路 5的输出端子上，各栅极端子并联地连接在定时控制电路 10所控制的电压控制线 13上。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件或其经设计以执行本文所述的功能的任何组合，且可执行驻存于 IC内或 IC外或 IC内及 IC外的代码或指令。 - 中国語 特許翻訳例文集

ライトガイドケーブル端面は、自動ロック式プラスチックプラグ（図示されず）に貼り付けるか圧着することができ、または違った方法で、一般に使用される光ファイバケーブルの高精度コネクタを使用することなしに、図7E〜7Gおよび8A〜8Fに示されるようにLED13Aおよびフォトトランジスタまたはダイオード12Aに付けることができる。

光导线缆端可以粘合或压接（crimp）到自锁定塑料插头（未示出）上，或者以其他方式附接到 LED 13A和到光电晶体管或二极管 12A，如图 7E-7G和图 8A-8F所示，而不用通常使用的光纤线缆的高精确连接器。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC包括用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件、电子组件、光学组件、机械组件或者其任意组合，并可以执行存储在 IC内部、IC外部或者两者都有的代码或指令。 - 中国語 特許翻訳例文集

調光器6M−2は、デュアルライトガイドまたは光ファイバ線252を介した制御回路（図示されず）との両方向通信をサポートし、TXドライバ33によって駆動されるTX13Aを介して確認および状態を供給され、フォトトランジスタまたはダイオード12Aを通してさらにRX回路32Aを介してオンオフおよび調光器レベル命令を受信するように図示されている。

调光器 6M-2被示出为支持经由双向光导或光纤线 252与控制电路（未示出）的双向通信，经由 TX 13A被馈送确认和状态，被 TX驱动器 33驱动，并通过光电晶体管或二极管 12A以及经由 RX电路 32接收开启 -关断和调光器电平命令。 - 中国語 特許翻訳例文集

したがって、CPUは、ゼロ交差のタイミング、接続されたトラベラ1または2、およびIRフォトトランジスタまたはフォトダイオード12を介しIR遠隔制御受信機32を通してCPU30に供給される受信命令オンまたはオフおよび所定の調光器レベルに基づいて、トリガパルスT1またはT2を生成することができる。

因此 CPU可以基于过零定时、所连接的移动器 1或 2、和经由 IR光电晶体管或光电二极管12通过 IR远程控制接收器 32馈送到 CPU 30的所接收到的命令开启或关断或者给定调光器电平来生成触发脉冲 T1或 T2。 - 中国語 特許翻訳例文集

例えば、毎秒30フレームであれば1／30秒、毎秒60フレームであれば1／60秒といった基準となる露光時間Tsで飽和電子数Qsに達する入射光強度を仮定し、転送トランジスタ22の制御電極に電圧Vtrgを供給するタイミングTiにおける、蓄積電子数Neiを見積もる。

例如，当入射光强度被假定为在该入射光强度下电子数量在标准的曝光时间 Ts内 (诸如，当 30帧 /秒时 1/30秒，当 60帧 /秒时 1/60秒 )达到饱和电子数量Qs，则当电压 Vtrg被供应到转移晶体管 22的控制电极时的定时 Ti的存储电子的数量 Nei被估计。 - 中国語 特許翻訳例文集

1A・・・固体撮像素子、10A・・・画素部、11A・・・A／D変換部、12A・・・光通信部、13A・・・タイミングジェネレータ、14A・・・制御I／O、15A・・・DC−DC部、16A・・・制御部、17・・・バス、2A・・・光学装置、20A・・・レンズ部、21・・・ハウジング、3A・・・信号処理装置、30A・・・光通信部、31A・・・制御I／O、32A・・・操作部、33A・・・読み出し制御部、34A・・・信号処理部、35A・・・データ保持部、36A・・・表示部、37A・・・電源、38A・・・電源制御部、4A・・・信号処理システム、100・・・画素、101・・・画素アレイ、102・・・垂直走査回路、103・・・水平走査回路、104・・・カラムCDS回路、105・・・列信号線、106・・・フォトダイオード、107・・・FDアンプ、108・・・行選択トランジスタ、109・・・行選択線、110・・・電荷検出部、111・・・リセットトランジスタ、112・・・増幅トランジスタ、113・・・リセット線、114・・・行読み出し線、120・・・シリアルインタフェース、120A・・・パラレル／シリアル変換部、121、121S，121CL・・・発光部、122A，122B・・・配線、123・・・配線、124・・・エンコード部、125・・・データスクランブル部、126・・・パラレル／シリアル変換部、128A・・・面発光型半導体レーザ、130H，130AD，130OP・・・配線、300S，300CL・・・光受信部、301A・・・シリアル／パラレル変換部、302・・・光受信部、303・・・シリアル／パラレル変換部、304・・・デスクランブル部、305・・・デコード部、306・・・受光部、307・・・パラレルインタフェース、401A・・・カメラシステム、402A・・・レンズユニット、403A・・・カメラ本体部、404・・・シャッタ、405・・・AE／AF検出部、406・・・ストロボ、407・・・ストロボ制御部

1A固态图像拾取元件，10A像素单元，11AA/D转换器，12A光通信单元，13A时序发生器，14A控制 I/O，15A DC-DC单元，16A控制器，17总线，2A光学设备，20A透镜单元，21外壳，3A信号处理设备，30A光通信单元，31A控制 I/O，32A操作单元，33A读取控制器，34A信号处理器，35A数据存储单元，36A显示单元，37A电源，38A电源控制器，4A信号处理系统，100像素，101像素阵列，102垂直扫描电路，103水平扫描电路，104列 CDS电路，105列信号线，106光电二极管，107FD放大器，108行选择晶体管，109行选择线，110电荷检测器，111复位晶体管，112放大晶体管，113复位线，114行读取线，120串行接口，120A并 /串转换器，121 121S 121CL发光单元，122A 122B线，123线，124编码单元，125数据加扰单元，126并/串转换器，128A表面发射半导体激光器，130H 130AD130OP线，300S 300CL光接收单元，301A串 /并转换器，302光接收单元，303串 /并转换器，304解扰单元，305解码单元，306光接收单元，307并行接口，401A相机系统，402A透镜单元，403A相机机身单元，404快门，405AE/AF检测器，406电子闪光，407电子闪光控制器 - 中国語 特許翻訳例文集

プリズムを介した両方向通信は、受信専用状態または伝送専用状態を可能にする単信通信で行われるので、受信信号の一部が送信機13Aの表面に到達しまたは伝送光の漏れがフォトトランジスタ12Aの表面に到達する、送信機13Aから受信機12Aまたはその逆に受信機12Aから送信機13Aへの光信号のクロストークまたは漏れは、重要でなく取るに足らないものになる。

因为在实现只接收状态或只发射状态的单工通信中实施经由棱镜的双向通信，从发射器 13A到接收器 12A的光信号的串扰或泄露或者从接收器12A到发射器 13A的光信号的串扰或泄露（其中，所接收信号的一部分到达发射器 13A的表面或者所发射光信号的泄露到达光电晶体管 12A表面）变得不重要和微不足道。 - 中国語 特許翻訳例文集

供給電圧制御回路13は、垂直走査回路12で選択走査された行を駆動するアドレス信号ADRを入力とし、電圧供給回路14から供給される複数の第1制御電圧、例えば4つの電圧Vtrg1，Vtrg2，Vtrg3，Vtrg4（Vtrg1＞Vtrg2＞Vtrg3＞Vtrg4）のうちの1つを、タイミング発生回路15から供給されるタイミング信号PTRG1，PTRG2，PTRG3を基に選択して単位画素20内の転送トランジスタ22のゲート電極に供給する。

供应电压控制电路 13利用地址信号 ADR作为输入，其驱动由垂直扫描电路 12选定和扫描的行，并且通过基于从时序发生器电路 15供应的时序信号 PTRG1、PTRG2、PTRG3选定电压，向单元像素 20中的转移晶体管 22的栅电极供应从电压供应电路 14供应的多个第一控制电压中的一个电压，所述多个第一控制电压例如为四个电压 Vtrg1、Vtrg2、Vtrg3和Vtrg4(Vtrg1＞ Vtrg2＞ Vtrg3＞ Vtrg4)。 - 中国語 特許翻訳例文集