「トランジスタ回路」に関連した中国語例文の一覧 -中国語例文検索

単位画素2aでは、増幅トランジスタ23のドレイン端子がアドレストランジスタ24を介して電源26が接続され、ソース端子が垂直信号線VSLおよびスイッチトランジスタ14を介して電流源15が接続されるので、増幅トランジスタ23は、ソースフォロワ回路を構成する。

在单位像素2a中，放大晶体管 23的漏极端子经由地址晶体管 24与电源 26连接，源极端子经由垂直信号线 VSL以及开关晶体管 14与电流源 15连接，因此，放大晶体管 23构成源极跟踪器电路。 - 中国語 特許翻訳例文集

図2のように、データ通信回路11は、補助トランジスタ105をさらに備えていても良い。

如图 2所示，数据通信电路 11可以还具备辅助晶体管 105。 - 中国語 特許翻訳例文集

図6のように、データ通信回路21は、補助トランジスタ205p，205nをさらに備えていても良い。

如图 6所示，数据通信电路 21可以还具备辅助晶体管 205p、205n。 - 中国語 特許翻訳例文集

同様に、データ通信回路22も、補助トランジスタ206p，206nをさらに備えていても良い。

同样，数据通信电路 22也可以还具备辅助晶体管 206p、206n。 - 中国語 特許翻訳例文集

また、データ通信回路321，322，…，32nも、図6に示した補助トランジスタ206p，206nをさらに備えていても良い。

而且，数据通信电路 321、322、…、32n也可以还具备图 6所示的辅助晶体管 206p、206n。 - 中国語 特許翻訳例文集

グランド側の2つのNMOSトランジスタ26，28ではNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力され、また、NMOSトランジスタ28のゲート端子にn＋1列目のレジスタ回路17が保持する1ビットデータReg．Data Dn＋1が入力される。

在电路接地端侧的 2个 NMOS晶体管 26、28处，NMOS晶体管 26的栅极端子被输入第 n列的寄存器电路 17所保持的 1位数据 Reg.Data Dn，另外，NMOS晶体管 28的栅极端子被输入第 n+1列的寄存器电路 17所保持的 1位数据 Reg.Data Dn+1。 - 中国語 特許翻訳例文集

なお、図4において選択トランジスタ41の後段に増幅回路42を配置している、すなわち1列あたりに1個の増幅回路42を配置しているが、選択トランジスタ41の前段に増幅回路42を配置しても良い。

在图 4中，放大电路 42被布置在选择晶体管 41之后，即，对于每一列布置一个放大电路 42，但是放大电路 42可以布置在选择晶体管 41之前。 - 中国語 特許翻訳例文集

設定トランジスタ611は、タイミング制御回路200から供給される維持制御信号に基づいて、負荷トランジスタ614のゲート端子に接続された負荷トランジスタゲート線612と、基準電流線601と間の接触の有無を切り替えるスイッチである。

设置晶体管 611是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到负载晶体管 614的栅极端子的负载晶体管栅极线 612和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

第2設定トランジスタ621は、タイミング制御回路200から供給された維持制御信号に基づいて、第2負荷トランジスタ624のゲート端子に接続された負荷トランジスタゲート線622と、基準電流線601と間の接触の有無を切り替えるスイッチである。

第二设置晶体管 621是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到第二负载晶体管 624的栅极端子的第二负载晶体管栅极线 622和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

増幅トランジスタ23は、アドレストランジスタ24が行選択されてオンしドレイン端子が電源26に接続され、かつスイッチトランジスタ14がオンして電流源15が垂直信号線VSLを介してソース端子に接続されたときにソースフォロワ回路を構成する。

在地址晶体管 24被行选择后导通时，放大晶体管 23的漏极端子与电源 26连接，且在开关晶体管 14导通后电流源 15经由垂直信号线 VSL与源极端子连接时，构成源极跟踪器电路。 - 中国語 特許翻訳例文集

基準電圧駆動回路19aでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vref1を駆動するNMOSトランジスタ30と、基準電圧線Vref2を駆動するNMOSトランジスタ33と、基準電圧線Vref3を駆動するNMOSトランジスタ35とが共にオンする。

基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间，驱动基准电压线 Vref1的 NMOS晶体管 30、驱动基准电压线 Vref2的 NMOS晶体管 33、驱动基准电压线 Vref3的 NMOS晶体管 35都导通。 - 中国語 特許翻訳例文集

但し、このときのFD25の電圧は増幅トランジスタ23の閾値以下であるから、増幅トランジスタ23はソースフォロワ回路動作の開始をスタンバイしている状態になる。

但是，由于此时的 FD25的电压为放大晶体管 23的阈值以下，放大晶体管 23成为准备开始源极跟踪器电路动作的状态。 - 中国語 特許翻訳例文集

電源側に直列配置されるPMOSトランジスタ60，61およびPMOSトランジスタ66，67において、電源64にソース端子が接続されるPMOSトランジスタ60，66のうち、PMOSトランジスタ60のゲート端子には、n＋1列目のレジスタデータDn＋1が直接入力され、PMOSトランジスタ66のゲート端子には、n＋1列目のレジスタデータDn＋1を論理反転したデータ（／Dn＋1）とn列目のレジスタデータDnを論理反転したデータ（／Dn）とがNAND回路70を介して入力される。

在配置于电源侧的 PMOS晶体管 60、61和 PMOS晶体管 66、67中，在源极端子连接到电源 64的 PMOS晶体管 60、66中 PMOS晶体管 60的栅极端子被直接输入第 n+1列的寄存器数据 Dn+1，PMOS晶体管 66的栅极端子经由 NAND电路 70被输入对第 n+1列寄存器数据Dn+1进行逻辑反转后的数据 (/Dn+1)和对第 n列寄存器数据 Dn进行逻辑反转后的数据 (/Dn)。 - 中国語 特許翻訳例文集

リセットトランジスタ104は、垂直選択回路VSによって駆動されるリセット信号によって制御されうる。

可借助于由垂直选择电路 VS驱动的复位信号控制复位晶体管 104。 - 中国語 特許翻訳例文集

選択トランジスタ106が、垂直選択回路VSによって駆動される選択信号によって制御されうる。

可借助于由垂直选择电路 VS驱动的行选择信号控制选择晶体管 106。 - 中国語 特許翻訳例文集

転送トランジスタ102は、垂直選択回路VSによって駆動される転送信号によって制御されうる。

可借助于由垂直选择电路 VS驱动的传输信号控制传输晶体管 102。 - 中国語 特許翻訳例文集

次に、転送トランジスタ102−1、102−3がオフ状態にされて、不図示の回路により光信号が読み出される。

在传输晶体管 102-1和 102-3被关断时，光信号被电路 (未示出 )读取。 - 中国語 特許翻訳例文集

なお、第3のトランジスタ25と、共通信号線27に設けられた図示しない負荷電流源とでソースフォロア回路が構成されている。

并且，通过第 3晶体管 25、设置于共同信号线 27商的未图示的负荷电流源构成源跟随器电路。 - 中国語 特許翻訳例文集

このため、信号読出し回路710により、増幅トランジスタ414から一定の増幅利得により出力された基準信号が読み出される。

这允许信号读出电路 710读出以恒定的放大增益从放大晶体管 414输出的参考信号。 - 中国語 特許翻訳例文集

特許文献1には、第1および第2のnMOSトランジスタから構成されたオープンドレイン型出力回路が開示されている。

专利文献 1中公开了一种由第一及第二 nMOS晶体管构成的开放 (open)漏极型输出电路。 - 中国語 特許翻訳例文集

なお、図3に示したデータ通信回路11は、図2に示した補助トランジスタ105をさらに備えていても良い。

另外，图 3所示的数据通信电路 11可以还具备图 2所示的辅助晶体管 105。 - 中国語 特許翻訳例文集

なお、図3に示したデータ通信回路12は、図2に示した補助トランジスタ106をさらに備えていても良い。

另外，图 3所示的数据通信电路 12可以还具备图 2所示的辅助晶体管 106。 - 中国語 特許翻訳例文集

なお、図7に示したデータ通信回路21は、図6に示した補助トランジスタ205p，205nをさらに備えていても良い。

另外，图 7所示的数据通信电路 21可以还具备图 6所示的辅助晶体管 205p、205n。 - 中国語 特許翻訳例文集

MOSトランジスタ5の他方の主電極は、共通出力線8および差動増幅回路4の反転入力端子と接続される。

MOS晶体管 5的主电极中的另一个与共用输出线 8和差分放大器电路 4的反相输入端子连接。 - 中国語 特許翻訳例文集

この動作例4も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。

操作实例 4也是在 CMOS图像传感器具有包括三个晶体管的像素电路的像素的情况下的实例。 - 中国語 特許翻訳例文集

M個のスイッチトランジスタ14の各ゲート端子はタイミング制御回路10が制御する電流制御線16に並列に接続されている。

M个开关晶体管 14的各栅极端子并联地连接在定时控制电路 10所控制的电流控制线 16上。 - 中国語 特許翻訳例文集

データ線10側の2つのNMOSトランジスタ25，27の各ゲート端子には列選択回路5aからの列選択信号が共通に入力される。

在数据线 10侧的 2个 NMOS晶体管 25、27的各栅极端子公共被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

制御信号線21側のNMOSトランジスタ40のゲート端子には、列選択回路5aからの列選択信号が入力される。

控制信号线 21侧的 NMOS晶体管 40的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

列選択信号が出力されて高レベルである期間では、制御信号駆動回路20では、NMOSトランジスタ40がオンする。

在列选择信号被输出而处于高电平的期间内，控制信号驱动电路 20中，NMOS晶体管 40导通。 - 中国語 特許翻訳例文集

データ線10側のNMOSトランジスタ25のゲート端子には、列選択回路5aからの列選択信号が入力される。

数据线 10侧的 NMOS晶体管25的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

グランド側のNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力される。

电路接地端侧的 NMOS晶体管 26的栅极端子被输入第 n列寄存器电路 17所保持的 1位数据 Reg.Data Dn。 - 中国語 特許翻訳例文集

基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。

基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

この負荷電流15と増幅トランジスタAMPTrとでソースホロワ回路を構成し、画素信号を読み出す。

由该负荷电流 15和放大晶体管 Amp Tr.构成源极跟随电路，读取像素信号。 - 中国語 特許翻訳例文集

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

図21において、基準電圧駆動回路群8dは、基準電圧線Vref1を駆動するために電源77との間に直列接続されたPMOSトランジスタ75，76と、基準電圧線Vref3を駆動するためにグランドとの間に直列接続されたNMOSトランジスタ78，79とを備えている。

图 21中，基准电压驱动电路组 8d具有用于驱动基准电压线 Vref1而串联连接于与电源 77之间的 PMOS晶体管 75、76、为了驱动基准电压线 Vref3而串联连接于与电路接地端之间的 NMOS晶体管 78、79。 - 中国語 特許翻訳例文集

回路ブロック134は、アドレス信号ADRとNOR回路135の出力信号とを2入力とするAND回路1341、アドレス信号ADRを一方の（否定）入力とし、AND回路1341の出力信号を他方の入力とするOR回路1342、レベルシフタ1343およびNチャネルの駆動トランジスタ1344により構成され、接地電圧よりも低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。

电路块 134包括采用地址信号 ADR和 NOR电路 135的输出作为两个输入的 AND电路 1341，采用地址信号 ADR作为一个 (负 )输入并且采用 AND电路的输出信号作为另一个输入的 OR电路 1342，电平相移器 1343以及 N-沟道驱动晶体管 1344，其选定电压 Vtrg4(所述电压 Vtrg4低地电压 )并且将其供应到转移晶体管 22的栅电极。 - 中国語 特許翻訳例文集

固体撮像装置110は、図1に示した固体撮像装置100の構成に加えて、第2負荷電流供給回路620と、基準電流生成回路681と、基準トランジスタ691および692とを備えている。

除了图 1所示的固态成像设备 100的组件之外，固态成像设备 110包括第二负载电流提供电路620、参考电流产生电路 681、和参考晶体管 691和 692。 - 中国語 特許翻訳例文集

この電圧設定回路631は、タイミング制御回路200からの維持制御信号に基づいて、そのドレイン側の基準電流線601とソース側の負荷トランジスタゲート線632との間を接続する。

电压设置电路 631基于从定时控制电路 200提供的维持控制信号，将在其漏极侧的参考电流线 601和其源极侧的负载晶体管栅极线 632连接到一起。 - 中国語 特許翻訳例文集

タイミング発生回路（TG）15は、供給電圧制御回路13が転送トランジスタ22のゲート電極に制御電圧を供給する際のタイミングを決めるタイミング信号PTRG1，PTRG2，PTRG3（図2参照）を発生する。

时序发生器 (TG)15生成时序信号 PTRG1、PTRG2、PTRG3(参考图 2)，用于确定供应电压控制电路 13向转移晶体管 22的栅电极供应控制电压的定时。 - 中国語 特許翻訳例文集

図2は、IRRXおよびLPF32、フォトトランジスタ12、IRTX33およびIR送信機またはLED13を除いて、SPDT調光器6MIRで使用された同一または同様な回路およびデバイスを有するSPDT調光器回路6M−2を示す。

图 2示出了除了 IR RX和 LPF 32、光电晶体管 12、IR TX 33和 IR发射器或 LED 13之外具有与 SPDT调光器 6MIR中采用的等同或类似的电路和装置的 SPDT调光器电路 6M-2。 - 中国語 特許翻訳例文集

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

この回路ブロック134では、転送トランジスタ22をオフするための電圧として、接地電圧よりも低い電圧、例えば−1．0Vを供給するために、NOR回路135の作用により他の回路ブロック131，132，133とは排他的に動作する回路構成となっている。

电路块 134具有通过 NOR电路 135的操作而独立于其它电路块 131、132和 133操作的电路配置，以便供应低于地电压的电压 (例如 -0.1V)，作为用于关断转移晶体管 22的电压。 - 中国語 特許翻訳例文集

この画素回路では、リセット電圧Vrstを垂直信号線111から選択的に供給する構成となっているために、リセットトランジスタ23がFD部26（増幅トランジスタ24のゲート電極）と垂直信号線111との間に接続されるとともに、垂直信号線111にはスイッチパルスSWでオン状態となるスイッチトランジスタ27を介して選択的にリセット電圧Vrstが供給されることになる。

像素电路具有如下配置，其中，复位电压 Vrst被选择性地从垂直信号线 111供应，因此，复位晶体管 23被连接在 FD区 26(放大晶体管 24的栅电极 )和垂直信号线 111之间，并且复位电压 Vrst通过开关晶体管 27被选择性地供应到垂直信号线 111，所示开关晶体管 27通过开关脉冲 SW导通。 - 中国語 特許翻訳例文集

増幅トランジスタ23は、ソースフォロワ回路を構成している期間において、リセットトランジスタ22によりリセットされた後のFD25の電圧（リセット電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力し、さらに、読み出しトランジスタ21により、フォトダイオード20から信号電荷がFD25に読み出された後のFD25の電圧（リセット電圧＋変換信号電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力する。

放大晶体管 23在构成源极跟踪器电路的期间中，将被复位晶体管 22复位后的 FD25的电压 (复位电压 )变换为同电平的像素信号并输出至垂直信号线 VSL，另外，通过读出晶体管 21，在从光电二极管 20将信号电荷读出至 FD25之后的 FD25的电压 (复位电压 +变换信号电压 )变换为同电平的像素信号并输出至垂直信号线 VSL。 - 中国語 特許翻訳例文集

各基準電圧駆動回路19aは、同じ構成であって、3本の基準電圧線11aを、基準電圧線Vref1，Vref2，Vref3と呼ぶことにすると、基準電圧線Vref1とグランドとの間に直列接続された2つのNMOSトランジスタ30，31と、基準電圧線Vref2とグランドとの間に直列接続された2つのNMOSトランジスタ33，34と、基準電圧線Vref3とグランドとの間に直列接続された2つのNMOSトランジスタ35，36とで構成されている。

各基准电压驱动电路 19a为相同构成，如果将 3条基准电压线 11a称作基准电压线 Vref1、Vref2、Vref3，则包括串联连接于基准电压线 Vref1与电路接地端之间的 2个 NMOS晶体管30、31、串联连接于基准电压线 Vref2与电路接地端之间的 2个 NMOS晶体管 33、34、串联连接于基准电压线 Vre3与电路接地端之间的 2个 NMOS晶体管 35、36。 - 中国語 特許翻訳例文集

図3において、垂直走査回路300は画素配列から特定の読み出し行を選択し、リセットトランジスタ（以下リセットTrと呼ぶ）301a〜301cはフォトダイオードに蓄積された光信号電荷をリセットする。

参考图 3，垂直扫描电路300从像素矩阵中选择特定的读出行，并且复位晶体管(下文中称为复位Tr)301a至 301c使累积在光电二极管 (下文中称为 PD)303a至 303c上的光信号电荷复位。 - 中国語 特許翻訳例文集

各選択トランジスタ41のゲートには、それぞれ別の制御信号φSW1、φSW2、φSW3が供給され、この制御信号に従って任意の中間保持手段2の信号が選択されて増幅回路42を介し出力される。

不同的控制信号和 被施加到相应的选择晶体管 41的栅极，并且根据控制信号，从相应的中间保持单元 2选择信号并经由放大电路 42将该信号输出。 - 中国語 特許翻訳例文集

蓄積時間中は、光電変換素子21で電気信号に変換された信号が、ソースフォロワ回路の入力トランジスタ23のソース電極より増幅されて出力されている。

在积累期间中，在源极跟随器电路中的输入晶体管 23的源极处将光电转换元件 21中转换的电信号放大，并从那里输出。 - 中国語 特許翻訳例文集

この画素回路410において、光電変換素子411は、そのアノード端子が接地され、カソード端子が転送トランジスタ412のソース端子に接続される。

在像素电路 410中，光电转换元件 411使其阳极端子接地，并且使其阴极端子连接到传输晶体管 412的源极端子。 - 中国語 特許翻訳例文集

この負荷電流供給回路610において、設定トランジスタ611は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。

在负载电流提供电路 610中，设置晶体管 611使其栅极端子连接到维持控制信号线 203，并且使其漏极端子连接到参考电流线 601。 - 中国語 特許翻訳例文集