「トランジスタ回路」に関連した中国語例文の一覧 -中国語例文検索

これにより、画素回路410における増幅トランジスタ414から基準信号および画素信号の信号レベルが、垂直信号線（VSL1および2）501および502に出力される。

这允许将参考信号和像素信号的电平从像素电路 410的放大晶体管 414输出到垂直信号线 (VSL1和 VSL2)501和 502。 - 中国語 特許翻訳例文集

基準信号読出し期間終了後、時刻t3では、電荷転送線331を介して、行走査回路300から転送トランジスタ412に転送パルス330が供給される。

在接在参考信号读出时段的结束之后的时刻 t3，经由电荷传输线 331将传输脉冲330从行扫描电路 300提供到传输晶体管 412。 - 中国語 特許翻訳例文集

このため、保持期間において、増幅トランジスタ414における増幅利得が一定に維持された基準信号および画素信号の2つの信号が、信号読出し回路710によって読み出される。

因此，在保持时段中，由信号读出电路 710读出以恒定的放大增益从放大晶体管 414输出的参考信号和像素信号。 - 中国語 特許翻訳例文集

この第2負荷電流供給回路620において、第2設定トランジスタ621は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が第2基準電流線602に接続される。

在第二负载电流提供电路 620中，第二设置晶体管 621使其栅极端子连接到维持控制信号线 203，并且使其漏极端子连接到第二参考电流线 602。 - 中国語 特許翻訳例文集

これにより、画素回路410における増幅トランジスタ414から基準信号および画素信号の信号レベルが垂直信号線（VSL1および2）501および502に出力される。

这允许将参考信号和像素信号的电平从像素电路 410的放大晶体管 414输出到垂直信号线 (VSL1和 VSL2)501和 502。 - 中国語 特許翻訳例文集

図6の右側に見られる連続点により示されるように、駆動回路601の出力特性を調節する際にさらなる分解能を実現するために追加の制御信号およびトランジスタ部を設けてもよい。

如见于图 6右侧的持续点所示，可以提供额外的控制信号和晶体管段来实现对于驱动电路 601的输出特性的调节的更高分辨率。 - 中国語 特許翻訳例文集

データ通信回路31において、ドライバ201，電圧緩和トランジスタ202p，202n，および信号ノードNP1，NN1の接続関係は、図5に示した接続関係と同様である。

在数据通信电路 31中，驱动器 201、电压缓和晶体管 202p、202n以及信号节点 NP1、NN1的连接关系与图 5所示的连接关系同样。 - 中国語 特許翻訳例文集

差動増幅回路4の非反転入力端子は単位画素の出力端子と接続され、その出力端子は、第1のスイッチであるMOSトランジスタ5の一方の主電極に接続される。

差分放大器电路 4的非反相输入端子与单位像素的输出端子连接，并且，差分放大器电路 4的输出端子与用作第一开关的 MOS晶体管 5的主电极中的一个连接。 - 中国語 特許翻訳例文集

差動増幅回路6の非反転入力端子は単位画素の出力端子と接続され、その出力端子は、第1のスイッチであるMOSトランジスタ7を介して自身の反転入力端子に接続される。

差分放大器电路 6的非反相输入端子与单位像素的输出端子连接。 差分放大器电路 6的输出端子经由用作第一开关的MOS晶体管 7与差分放大器电路 6的反相输入端子连接。 - 中国語 特許翻訳例文集

これにより、最大値検出部BTMの出力端子BOUTからは、MOSトランジスタ66の制御電極に入力される信号が最小となる回路ブロックの出力が得られる。

因此，在最小值检测单元 BTM的输出端子 BOUT处获得来自所有电路块之中具有输入到 MOS晶体管 66的控制电极的最小信号的电路块的输出。 - 中国語 特許翻訳例文集

MOSトランジスタ221は定電流源225とともにソースフォロワ回路を構成し、その出力はフィードバックスイッチ227の他方の端子と接続される。

MOS晶体管 221和恒流源 225包含于源跟随器电路中，并且，源跟随器电路的输出端子与反馈开关 227的另一端子连接。 - 中国語 特許翻訳例文集

バイアス制御回路4は、垂直信号線VSL−1〜VSL−Mのそれぞれにソース端子が接続されるM個のスイッチトランジスタ12で構成されている。

偏置控制电路 4由 M个开关晶体管 12构成，各开关晶体管 12的源极端子与垂直信号线 VSL-1～ VSL-M的每一个连接。 - 中国語 特許翻訳例文集

つまり、増幅トランジスタ23は、ソース端子がフローティング状態の垂直信号線VSLに接続されているだけであるので、ソースフォロワ回路の動作を行わない。

即，放大晶体管 23仅源极端子与浮动状态的垂直信号线 VSL连接，不进行源极跟踪器电路的动作。 - 中国語 特許翻訳例文集

基準電圧線Vref1，Vref2，Vref3側の3つのNMOSトランジスタ30，33，35の各ゲート端子には、列選択回路5aからの列選択信号が共通に入力される。

基准电压线 Vref1、Vref2、Vref3侧的 3个 NMOS晶体管 30、33、35的各栅极端子被公共输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

各制御信号駆動回路20は、同じ構成であって、制御信号線21とグランドとの間に直列接続された2つのNMOSトランジスタ40，41で構成されている。

各控制信号驱动电路 20为相同构成，包括串联连接于控制信号线 21与电路接地端之间的 2个 NMOS晶体管 40、41。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于 PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中所对应的基准电压线。 - 中国語 特許翻訳例文集

図13において、各データ転送回路18bは、同じ構成であって、データ線10とグランドとの間に直列接続された2つのNMOSトランジスタ25，26で構成されている。

图 13中，各数据传输电路 18b构成都相同，包括串联连接于数据线 10与电路接地端之间的 2个 NMOS晶体管 25、26。 - 中国語 特許翻訳例文集

図14において、各基準電圧駆動回路19bは、同じ構成であって、1本の基準電圧線11bである基準電圧線Vrefとグランドとの間に直列接続された2つのNMOSトランジスタ30，31で構成されている。

图 14中，各基准电压驱动电路 19b的构成相同，包括串联连接于作为 1条基准电压线 11b的基准电压线 Vref与电路接地端之间的 2个 NMOS晶体管 30、31。 - 中国語 特許翻訳例文集

一方、基準電圧駆動回路19bでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vrefを駆動するNMOSトランジスタ30がオンする。

另一方面，在基准电压驱动电路 19b中，在列选择信号被输出且处于高电平的期间内，驱动基准电压线 Vref的 NMOS晶体管 30导通。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中对应的基准电压线。 - 中国語 特許翻訳例文集

列回路としての負荷回路150は、画素の列配列に対応して各垂直信号線116−1〜116−nにドレインが接続され、ソースが基準電位VSSに接続された機能部としての負荷MOSトランジスタ151−1〜151−nを有する。

用作列电路的负载电路 150包括与像素列相关联的负载 MOS晶体管 151-1至151-n，负载 MOS晶体管 151-1至 151-n在其漏极分别连接至垂直信号线 116-1至 116-n，并且在其源极连接至基准电势 VSS。 - 中国語 特許翻訳例文集

このため、共通出力線8または9の電位は差動増幅回路4または6の仮想接地により差動増幅回路の非反転入力端子と等しくなり、出力端子POUTまたはBOUTから出力される信号からは、MOSトランジスタ5または7で生じる電圧降下の影響が低減される。

这导致由 MOS晶体管 5或 7引起的电压降对于从输出端子 POUT或BOUT输出的信号的影响减小。 - 中国語 特許翻訳例文集

M個のスイッチトランジスタ12の各ドレイン端子はバイアス電圧生成回路5の出力端子に並列に接続され、各ゲート端子はタイミング制御回路10が制御する電圧制御線13に並列に接続されている。

M个开关晶体管 12的各漏极端子并联地连接在偏压生成电路 5的输出端子上，各栅极端子并联地连接在定时控制电路 10所控制的电压控制线 13上。 - 中国語 特許翻訳例文集

このようにして読み出されS／H（N）309に記憶された各列のm行目のN信号は、水平走査回路319の出力信号318により制御される選択トランジスタ316を介して、水平出力線320に列ごとに順次読み出される。

经由通过水平扫描电路319的输出信号318控制的选择晶体管316，将这样读出并存储在 S/H(N)309中的各列的第 m行的 N信号针对每列、顺序地读出到水平输出线 320上。 - 中国語 特許翻訳例文集

全く同様にして、読み出されS／H（S）310に記憶された各列のm行目のS信号は、水平走査回路319の出力信号318により制御される選択トランジスタ317を介して、水平出力線321に列ごとに順次読み出される。

同样，经由通过水平扫描电路 319的输出信号 318控制的选择晶体管 317，将读出并存储在S/H(S)310中的各列的第 m行的 S信号针对每列、顺序地读出到水平输出线 321上。 - 中国語 特許翻訳例文集

各選択トランジスタ41のドレイン電極は、対応するノードN41を介してそれぞれ別の中間保持手段2（中間保持手段2のノードN32）に接続されており、ソース電極はすべてショートされ増幅回路42の入力端に接続されている。

选择晶体管 41的漏极经由相应的节点 N41连接到相应的中间保持单元2(中间保持单元 2的节点 N32)，并且各自的源极耦接到放大电路 42的输入节点。 - 中国語 特許翻訳例文集

IR受信機32、フォトトランジスタまたはフォトダイオード12、IRドライバ33およびIR送信機またはLED13は、よく知られている回路およびデバイスであり、IR通過フィルタおよび／または低域通過フィルタと共にカプセル化された様々なICまたは個別パッケージで一般に入手することができる。

IR接收器 32、光电晶体管或光电二极管 12、IR驱动器 33和 IR发射器或 LED 13是众所周知的电路和装置，其通常在不同 IC或分立封装中可获得、与 IR通滤波器和 /或低通滤波器包封在一起。 - 中国語 特許翻訳例文集

命令変換器259Pのトランシーバとも呼ばれる組合せ両方向TX−RXドライバ／受信機33Aおよび32Aは、調光器回路6M−2のLED13Aおよびフォトダイオード12Aに相当するLED13Aおよびフォトトランジスタまたはダイオード12Aを介してプロトコルを送り、また受信する。

命令转换器 259P的组合双向 TX-RX驱动器 /接收器 33A和 32A（也称为收发器）经由与调光器电路 6M-2的 LED 13A和光电二极管 12A互易的 LED 13A和光电晶体管或二极管 12A来馈送和接收协议。 - 中国語 特許翻訳例文集

NMOSトランジスタ41は常時オンしているので、制御信号線21の放電が行われ、制御信号線21の電位が低下し論理整合回路48の閾値を過ぎるタイミングで、図7（3）に示すように、制御端47に制御信号が現れる。

由于 NMOS晶体管 41始终是导通的，因此进行控制信号线 21的放电，在控制信号线 21的电位下降且通过了逻辑匹配电路 48的阈值的定时，如图 7(3)所示，控制端 47显现出控制信号。 - 中国語 特許翻訳例文集

調光器6M−2は、デュアルライトガイドまたは光ファイバ線252を介した制御回路（図示されず）との両方向通信をサポートし、TXドライバ33によって駆動されるTX13Aを介して確認および状態を供給され、フォトトランジスタまたはダイオード12Aを通してさらにRX回路32Aを介してオンオフおよび調光器レベル命令を受信するように図示されている。

调光器 6M-2被示出为支持经由双向光导或光纤线 252与控制电路（未示出）的双向通信，经由 TX 13A被馈送确认和状态，被 TX驱动器 33驱动，并通过光电晶体管或二极管 12A以及经由 RX电路 32接收开启 -关断和调光器电平命令。 - 中国語 特許翻訳例文集

もちろん、そのような単一の一方向命令変換器は、電気器具を操作するためにTX回路33AおよびLED13Aだけを、または電気器具から状態またはデータを受信するためにRX回路32Aおよびフォトダイオードまたはフォトトランジスタ12Aだけを持ち、さらに、図8Aに示された端子を通して有線ネットワークに接続される。

当然，这种单个单向命令转换器将仅具有用于操作设备的 TX电路 33A和 LED 13A，或者仅具有用于接收来自设备的状态或数据的 RX电路 32A和光电二极管或光电晶体管 12A，并且它们通过图 8A中所示的端子连接到其有线网络。 - 中国語 特許翻訳例文集

この提示は、対応するフォトダイオードまたはフォトトランジスタ12または12AおよびLED13または13Aと共に、対応するTXおよびRX回路32および33または32Aおよび33Aを準備して、単一またはデュアル光ファイバケーブル252を使用することおよび／または単一またはデュアルライトガイドケーブル252を使用すること含む。

这包括通过连同对应的光电二极管或光电晶体管12或 12A和 LED 13或 13A一起提供对应的 TX和 RX电路 32和 33或 32A和 33A来使用单个或两个光纤线缆 252和 /或使用单个或两个光导线缆 252。 - 中国語 特許翻訳例文集

ここに開示されている態様と関連して説明されている種々の例示的論理回路、論理ブロック、モジュールおよび回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理回路、離散ハードウェアコンポーネント、あるいは、ここに説明されている機能を実行するように設計されているこれらの組み合わせによって実現または実行可能である。

用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文所公开的方面而描述的各种示例性逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

供給電圧制御回路13は、垂直走査回路12で選択走査された行を駆動するアドレス信号ADRを入力とし、電圧供給回路14から供給される複数の第1制御電圧、例えば4つの電圧Vtrg1，Vtrg2，Vtrg3，Vtrg4（Vtrg1＞Vtrg2＞Vtrg3＞Vtrg4）のうちの1つを、タイミング発生回路15から供給されるタイミング信号PTRG1，PTRG2，PTRG3を基に選択して単位画素20内の転送トランジスタ22のゲート電極に供給する。

供应电压控制电路 13利用地址信号 ADR作为输入，其驱动由垂直扫描电路 12选定和扫描的行，并且通过基于从时序发生器电路 15供应的时序信号 PTRG1、PTRG2、PTRG3选定电压，向单元像素 20中的转移晶体管 22的栅电极供应从电压供应电路 14供应的多个第一控制电压中的一个电压，所述多个第一控制电压例如为四个电压 Vtrg1、Vtrg2、Vtrg3和Vtrg4(Vtrg1＞ Vtrg2＞ Vtrg3＞ Vtrg4)。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関連して説明した様々な例示の論理、論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、書き換え可能なゲート配列（FPGA）、または他のプログラム可能論理回路、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書に記載の機能を実行するよう設計されたこれらのいかなる組合せでも実施または実行することができる。

结合本文公开的实施例所描述的各种说明性的逻辑、逻辑块、模块以及电路可以用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或者其任意组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書の開示に関連して説明された、様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラム可能な論理回路、個別的なゲートもしくはトランジスタ論理、個別的なハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組み合わせを用いて実施または実行することができる。

可以使用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑设备、分立门或者晶体管逻辑、分立硬件部件或者其任意组合，来实现或执行结合本文的公开内容所描述的各种示例性的逻辑框、模块和电路。 - 中国語 特許翻訳例文集

本文書において開示される態様に関連して説明される種々の例示的論理ブロック、モジュールおよび回路は、汎用コンピュータ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラム可能論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウエアコンポーネント、あるいはここで説明された機能を実行するように設計されたこれらの任意の組合せによって実現または実行され得る。

结合本文献中所揭示的方面而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。 - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。

可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说明性逻辑、逻辑块、模块和电路。 - 中国語 特許翻訳例文集

本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ信号（FPGA）または他のプログラマブル論理デバイス（PLD）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

可以使用设计用于执行本文所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件元件或它们的任意组合来实现或执行与本发明相结合来描述的各种说明性的逻辑框、模块与电路。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

この中に開示された実施形態に関連して記述された様々な例示の論理ブロック、モジュール、回路は、この中に記述された機能を行うために設計された汎用プロセッサ、デジタルシグナルプロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラム可能な論理装置、個別のゲートまたはトランジスターロジック、個別のハードウェア部品またはその任意の組み合わせで実装または実行されるかもしれない。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

ここに開示された態様に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、実施または実行されることができる。

可用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任一组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

ここに開示された実施形態に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、制御されることもできる。

结合本文所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来控制。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

ここでの開示に関連して説明した、さまざまな実例となる論理ブロック、モジュール、および、回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するために設計されたこれらの何らかの組み合わせで、実現または実行してもよい。

可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的揭示内容而描述的各种说明性逻辑块、模块及电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを 用いて実現または実施されうる。

结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。 - 中国語 特許翻訳例文集