「信号線」に関連した中国語例文の一覧 -中国語例文検索

増幅トランジスタ23は、ソースフォロワ回路を構成している期間において、リセットトランジスタ22によりリセットされた後のFD25の電圧（リセット電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力し、さらに、読み出しトランジスタ21により、フォトダイオード20から信号電荷がFD25に読み出された後のFD25の電圧（リセット電圧＋変換信号電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力する。

放大晶体管 23在构成源极跟踪器电路的期间中，将被复位晶体管 22复位后的 FD25的电压 (复位电压 )变换为同电平的像素信号并输出至垂直信号线 VSL，另外，通过读出晶体管 21，在从光电二极管 20将信号电荷读出至 FD25之后的 FD25的电压 (复位电压 +变换信号电压 )变换为同电平的像素信号并输出至垂直信号线 VSL。 - 中国語 特許翻訳例文集

N個のサンプルホールド信号変換回路は、それぞれ、画素アレイ2の各列の垂直信号線9と1対1に設けられ、対応する垂直信号線9から電圧信号を取り込み、デジタル信号（例えば10ビットとする）へ変換するアナログデジタル変換器（ADC）と、変換された10ビットのデジタル信号を保持するレジスタ回路と、レジスタ回路が保持する10ビットの画像データを列選択回路5からの列選択信号に従って並列に画像データ受信回路6へ転送する10個のデータ転送回路とを備えている。

N个采样保持信号转换电路分别具有与像素阵列 2的各列的垂直信号线 9一对一地设置，从对应的垂直信号线 9读入电压信号并转换为数字信号 (例如为 10位 )的模拟数字转换器 (ADC)、保持转换后的 10位数字信号的寄存器电路、按照来自列选择电路 5的列选择信号将寄存器电路所保持的 10位图像数据并行传输到图像数据接收电路 6的 10个数据传输电路。 - 中国語 特許翻訳例文集

続いて、時刻t6の際、通常時（a）では、フローティングディフージョンFDは遮光されており電位変動はほぼ無いため、リセット信号は垂直信号線VSLにはオートゼロ期間（1）中に取得した信号とほぼ等しい電圧が読み出されるので、垂直信号線VSLと参照電圧VREFが等しくなった時にコンパレータ8は反転し、エッジ検出器10でその反転時のエッジを捉える事で、その時間までのクロックカウント（count clk）の値をカウント11でカウント（計測）することでき、リセットカウントが確定する。

接着，在时刻t6时，在通常时(a)，浮点扩散器FD被遮光，电位变动大致变无，所以复位信号向垂直信号线 VSL读取与在自动调零期间 (1)取得的信号大致相等的电压，所以在垂直信号线 VSL和参照电压 VREF变相等时比较器 8反转，通过在边缘检测器 10捕捉该反转时的边缘，能够在计数器 11对该时间为止的时钟计数 (count clk)的值进行计数 (计测 )，并确定复位计数。 - 中国語 特許翻訳例文集

各ADC151は、DAC160により生成される参照信号を階段状に変化させたランプ波形である参照信号SLCADCと、行線毎に画素から垂直信号線を経由し得られるアナログ画素信号SIGと、を比較する比較器（コンパレータ）152を有する。

每个 ADC 151具有比较器 152，比较器 152把通过逐步改变 DAC 160生成的参照信号所获得的拥有斜坡波形的参照信号 SLP_ADC与经由垂直信号线 116从每行像素所获得的模拟像素信号 SIG加以比较。 - 中国語 特許翻訳例文集

ADC群150においては、垂直信号線116に読み出されたアナログ画素信号SIGは列毎（カラム毎）に配置された比較器152で参照信号SLCADC（ある傾きを持った線形に変化するスロープ波形であるランプ信号RAMP）と比較される。

在列处理电路组 150中，读取至垂直信号线 116的模拟像素信号 SIG由针对每列所布置的比较器 152与参照信号 SLP_ADC(作为按给定倾斜度线性变化的斜波形的斜坡信号 RAMP)进行比较。 - 中国語 特許翻訳例文集

水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。

水平驱动电路 6例如由移位寄存器构成。 水平驱动电路 6依次输出水平扫描脉冲来依次选择列信号处理电路 5，并将像素信号从列信号处理电路 5输出至水平信号线 10。 - 中国語 特許翻訳例文集

なお、前記シリアル・インターフェイスは、単一の信号線を用いて1ビットずつ順次データを送るシリアル伝送で、外部機器と接続するためのインターフェースを指し、通信方式としてはRS−232C、RS−422、IrDA、USB、IEEE1394、ファイバ・チャネルなどが想定できる。

此外，所述串行·接口通过使用单一的信号线 1比特 1比特地依次传送数据的串行传送，指定用于与外部机器连接的接口，作为通信方式，可以假定为 RS-232C、RS-422、IrDA、USB、IEEE1394、光纤通道等。 - 中国語 特許翻訳例文集

レジスタR5に「1」が書込まれた後、レジスタR6の値が「1」に変更される前にタイマ86がタイムアウトした場合には、第5の期間でCPU30に異常が発生したことを示しており、省電力移行お知らせ信号線64を介してCPU30に対して第2の信号を出力する。

当在寄存器 R5中写入了“1”之后、寄存器 R6的值变为“1”之前计时器 86超时时，这表示在第五时间段内在 CPU 30中出现异常，通过节电转换通知信号线 64将第二信号输出到 CPU 30。 - 中国語 特許翻訳例文集

増幅用トランジスタ42は、ゲートがフローティングディフュージョン38に接続され、ドレインが電源Vddに、ソースは垂直選択用トランジスタ40を介して画素線51に接続され、さらに垂直信号線19に接続されるようになっている。

放大晶体管 42使其栅极连接到浮动扩散 38，使其漏极连接到电源 Vdd，且使其源极经由垂直选择晶体管 40连接到像素线 51，并进一步连接到垂直信号线 19。 - 中国語 特許翻訳例文集

読み出し回路160は、行選択回路130の駆動により選択された読み出し行の各画素回路110Aからの出力信号線LSGNを通して出力される信号VSLに対して所定の処理を行い、たとえば信号処理後の画素信号を一時的に保持する。

读取电路 160进行关于通过输出信号线 LSGN从由行选择电路 130的驱动而选择的读取行的各个像素电路 110A输出的信号 VSL的给定处理，并且例如在信号处理之后临时存储像素信号。 - 中国語 特許翻訳例文集

各カラム処理回路（ADC）61は、DAC7により生成される参照信号を階段状に変化させたランプ波形である参照信号RAMP（Vslop）と、行線毎に画素から垂直信号線を経由し得られるアナログ信号Vslとを比較する比較器61−1を有する。

每个列处理电路 (ADC)61 包括比较器 61-1，比较器 61-1 比较基准信号RAMP(Vslop)和经由垂直信号线从每个行线上的相应像素获得的模拟信号 Vs1，其中，该基准信号 RAMP是通过改变由 DAC 7逐步生成的基准信号而获得的斜坡波形。 - 中国語 特許翻訳例文集

列回路としての負荷回路150は、画素の列配列に対応して各垂直信号線116−1〜116−nにドレインが接続され、ソースが基準電位VSSに接続された機能部としての負荷MOSトランジスタ151−1〜151−nを有する。

用作列电路的负载电路 150包括与像素列相关联的负载 MOS晶体管 151-1至151-n，负载 MOS晶体管 151-1至 151-n在其漏极分别连接至垂直信号线 116-1至 116-n，并且在其源极连接至基准电势 VSS。 - 中国語 特許翻訳例文集

各ADC161は、DAC170により生成される参照信号を階段状に変化させたランプ波形である参照信号RAMP（Vslop）と、行線毎に画素から垂直信号線を経由し得られるアナログ信号VSLとを比較する機能部としての比較器162を有する。

ADC 161的每个包括作为功能部分的比较器 162，比较器 162用来比较作为通过逐步改变由 DAC 170生成的基准信号而获得的斜坡波形的基准信号 RAMP(Vslop)、与经由垂直信号线从各个行线上的相应像素获得的模拟信号 VSL。 - 中国語 特許翻訳例文集

この後、信号読出し回路710において、相関二重サンプリング処理により垂直信号線を介して読み出された基準信号および画素信号の差分が算出されて、ノイズ成分が除去された画素信号として信号処理部720に供給される。

然后，信号读出电路 710通过相关双采样计算经由垂直信号线读出的参考信号和像素信号之间的差，将无噪声的像素信号提供到信号处理部分 720。 - 中国語 特許翻訳例文集

寄生容量629は、第2負荷トランジスタ624のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線（VSL1または2）501または502と第2基準電流線602との間に形成される配線間容量からなる。

寄生电容器 629包括在第二负载晶体管 624的栅极和漏极之间产生的寄生电容器、以及在垂直信号线 (VSL1或 VSL2)501或 502和第二参考电流线 602之间形成的布线间电容器。 - 中国語 特許翻訳例文集

すなわち、負荷電流源回路600は、基準信号読出し期間から画素信号読出し期間までの読出し期間において、画素回路410の各列に接続された垂直信号線に供給される負荷電流を安定化させることができる。

也就是说，在从参考信号读出时段到起持续到像素信号读出时段的读出时段期间，负载电流源电流 600可以稳定被提供到与像素电路 410的每一列连接的垂直信号线的负载电流。 - 中国語 特許翻訳例文集

いくつかのタイプの信号線では、誘導結合は容量結合より支配的となる傾向があり、その結果、信号経路長、バスの断面形状、温度、および他の条件に基づき形成される受信機から見た負のシャドー信号となる。

在某些类型的信号线路中，电感耦合趋于主导电容耦合，而这一主导的结果是由接收器所见的负阴影信号，所述负阴影信号基于信号路径长度、总线横截面几何结构、温度以及其他条件而构建。 - 中国語 特許翻訳例文集

第1の送信線103はこの例では「アグレッサ」チャネルであり、一方、第2の信号線すなわち送信線105は、第2の線に沿って送信されたデータ109を解釈する能力を妨害するチャンネル間干渉（ICI）を受けるという意味で「ビクティム」チャネルである。

第一传输线路 103在这一示例中为“侵害”信道，第二信号或传输线路 105在其体验到对于沿第二线路发送的数据 109的解译进行干扰的信道间干扰 (“ICI”)这一意义上而言为“受害”信道。 - 中国語 特許翻訳例文集

このため、同一列の互いに隣接する画素PXが互いに異なる垂直信号線Vsig1a〜Vsig4a、Vsig1b〜Vsig4bにそれぞれ接続される場合においても、画素特性や光学特性を均一化することができ、画質の劣化を抑制しつつ、1フレーム分の画素PXからの読み出しを高速化することができる。

因此，即使在同一列的相互邻接的像素 PX分别连接在相互不同的垂直信号线 Vsig1a～Vsig4a、Vsig1b～ Vsig4b上的情况下，也能够使像素特性及光学特性均匀化，能够在抑制画质的劣化的同时、使从 1帧量的像素 PX的读出高速化。 - 中国語 特許翻訳例文集

図3の上から1乃至4番目には、駆動信号SEL、駆動信号TG0，TG1、および駆動信号RSTが順に示されており、上から5，6番目には、フローティングディフュージョン（FD）53および垂直信号線（VSL）57における電圧の電圧レベルがそれぞれ示されている。

驱动信号 SEL、驱动信号 TG0和 TG1和驱动信号 RST从图 3的顶部起以第一到第四的顺序示出。 在浮置扩散 (FD)53和垂直信号线 (VSL)57的电压的电压电平从图 3的顶部起分别在第五和第六示出。 - 中国語 特許翻訳例文集

また、RTC125から出力される制御信号は、ホスト制御部130がGPSモジュール120の起動を要求しているか否か（撮像装置100が測位情報を必要としている状態か否かを）を示す制御信号であり、信号線207を介して入力される。

从 RTC 125输出的控制信号是表示主机控制单元 130是否要求 GPS模块 120的启动 (成像装置 100是否处于需要定位信息的状态 )的控制信号，并且通过信号线 207输入。 - 中国語 特許翻訳例文集

なお、装置制御部11による逓倍回路の制御は、信号線を介して、ハイまたはローの制御信号を逓倍回路に対して送信することによって行われても良いし、逓倍回路に対するコントロールレジスタにフラグを書き込むことによって行われても良い。

而且，由装置控制部11进行的倍频电路的控制，既可以通过信号线向倍频电路发送高或低的控制信号来进行，也可以通过把标记写入到对倍频电路的控制寄存器内来进行。 - 中国語 特許翻訳例文集

出力回路17は、カラム回路群14の各カラム回路から水平選択スイッチ群152および水平信号線16を通して順に供給される信号に対して種々の信号処理を施して出力信号OUTとして出力する。

输出电路 17对通过水平选择开关组 152和水平信号线 16从列电路组 14的列电路顺序地提供的信号执行各种信号处理，然后将处理过的信号输出作为输出信号OUT。 - 中国語 特許翻訳例文集

垂直信号線122に接続された全ての画素の選択トランジスタ25をオフした状態（選択パルスSELが低レベルの状態）で、負荷トランジスタ31をスイッチング駆動するスイッチングパルスLOADをアクティブ（例えば、電源電圧Vdd）とする。

当被连接到垂直信号线的全部像素的选择晶体管 25被关断时 (当选择晶体管处于低电平时 )，用于对开关负载晶体管 31进行开关的开关脉冲 LOAD被激活 (例如，电源电压 Vdd)。 - 中国語 特許翻訳例文集

各比較器の一方の入力は垂直信号線VSLからの画素信号（リセット電圧、リセット電圧＋変換信号電圧）であり、他方の入力は参照電圧生成回路8が順に出力する2つの参照信号（三角波信号）である。

各比较器的一方的输入是来自垂直信号线 VSL的像素信号 (复位电压、复位电压 +变换信号电压 )，另一方的输入是参照电压生成电路 8依次输出的 2个参照信号 (三角波信号 )。 - 中国語 特許翻訳例文集

増幅トランジスタ23は、アドレストランジスタ24が行選択されてオンしドレイン端子が電源26に接続され、かつスイッチトランジスタ14がオンして電流源15が垂直信号線VSLを介してソース端子に接続されたときにソースフォロワ回路を構成する。

在地址晶体管 24被行选择后导通时，放大晶体管 23的漏极端子与电源 26连接，且在开关晶体管 14导通后电流源 15经由垂直信号线 VSL与源极端子连接时，构成源极跟踪器电路。 - 中国語 特許翻訳例文集

単位画素2aでは、増幅トランジスタ23のドレイン端子がアドレストランジスタ24を介して電源26が接続され、ソース端子が垂直信号線VSLおよびスイッチトランジスタ14を介して電流源15が接続されるので、増幅トランジスタ23は、ソースフォロワ回路を構成する。

在单位像素2a中，放大晶体管 23的漏极端子经由地址晶体管 24与电源 26连接，源极端子经由垂直信号线 VSL以及开关晶体管 14与电流源 15连接，因此，放大晶体管 23构成源极跟踪器电路。 - 中国語 特許翻訳例文集

このとき、（リセット電圧）と（リセット電圧＋変換信号電圧）を垂直信号線VSLに出力している間は昇圧されないので、ソースフォロワ回路の動作点を気にすることなく、FD25の昇圧レベルを変えることができる。

此时，在将 (复位电压 )和 (复位电压 +变换信号电压 )输出至垂直信号线 VSL的期间不升压，因此，可以不需要在意源极跟踪器电路的动作点而改变 FD25的升压电平。 - 中国語 特許翻訳例文集

すなわち、画素アレイ2の中の選択された1行のN個の画素2aが出力する光量に応じた画素信号（電圧信号）が各列の垂直信号線9を伝播してサンプルホールド信号変換回路群4に入力される。

即，与像素阵列 2中被选择的 1行的 N个像素 2a所输出的光量对应的像素信号 (电压信号 )在各列的垂直信号线 9中传播，被输入到采样保持信号转换电路组 4。 - 中国語 特許翻訳例文集

そして、それぞれに、基準電圧線Vref1，Vref2，Vref3およびデータ線10をプリチャージする同じ構成のプリチャージ回路46が設けられ、共通の制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且分别都设有对基准电压线 Vref1、Vref2、Vref3和数据线 10进行预充电的相同构成的预充电电路 46，在经由逻辑匹配电路 48与公共的控制端 47连接的控制信号线 21也设有预充电电路46。 - 中国語 特許翻訳例文集

各制御信号駆動回路20は、図5に示す構成によって、画像データ受信回路6aに接続される1本の制御信号線21を、列選択回路5bからの列選択信号に従って並列に駆動し、画像データ受信回路6a内の制御端47に制御信号（図7（3））を出力させる。

各控制信号驱动电路 20使用图 5所示的构成，按照来自列选择电路 5b的列选择信号，并行驱动与图像数据接收电路 6a连接的 1条控制信号线 21，向图像数据接收电路 6a内的控制端 47输出控制信号 (图 7(3))。 - 中国語 特許翻訳例文集

図23（1）（2）において、列選択信号が出力される時間間隔の期間におけるプリチャージ信号により、プリチャージ回路80，49がオンし、データ線10、基準電圧線Vref1，Vref2，Vref3がVDD／2にプリチャージされ、制御信号線21が電源電位VDDにプリチャージされる。

在图 23(1)、(2)中，通过输出列选择信号的时间间隔的期间中的预充电信号，使得预充电电路 80、49接通，数据线 10、基准电压线 Vref1、Vref2、Vref3被预充电至 VDD/2，控制信号线 21被预充电至电源电位 VDD。 - 中国語 特許翻訳例文集

列選択信号が出力されて高レベルである期間では、制御信号駆動回路20を通して制御信号線21の放電が行われ、図23（3）に示すように、列選択信号が高レベルになった時から或る時間の経過後に制御端47に制御信号が現れる。

当列选择信号被输出且成为高电平的期间内，通过控制信号驱动电路 20进行控制信号线 21的放电，如图 23(3)所示，从列选择信号成为高电平的时间起经过某段时间之后，会在控制端 47显现控制信号。 - 中国語 特許翻訳例文集

VD同期レジスタR（408）は、垂直同期信号20のタイミングにてCPU書き込みレジスタR（401）の読み出し終了行、読み出し行カウンタのカウントアップのステップ値をコピーし保持すると共に信号線416により読み出し行カウンタ151に入力する。

在垂直同步信号 20的定时处，存储在 CPU写入寄存器 R(401)中的读出结束行和用于由读出行计数器执行的向上计数的步长值被复制并且存储在 VD同步寄存器 R(408)中，并且通过信号线 416被输入到读出行计数器 151。 - 中国語 特許翻訳例文集

ここで、選択トランジスタ147のゲート電極に選択パルスSELが印加されているので、信号電荷S1が排出された浮遊拡散領域145の電圧（以下、リセットレベルR2と称する）を示す画素信号が、増幅トランジスタ148から垂直信号線155に出力される。

这里，由于选择脉冲 SEL被施加至选择晶体管 147的栅电极，表示浮置扩散区 145(其释放信号电荷 S1)的电压 (下文中称作复位电平 R2)的像素信号从放大晶体管 148输出至垂直信号线 155。 - 中国語 特許翻訳例文集

そのため、垂直信号線VSLより転送される画素信号を制御するリセット信号制御回路や画素信号の閾値を決定するバイアス回路等が不要となるので、回路レイアウト面積の増加をかなり抑えられる点で、微細化に対して有利である。

因此，不需要对由垂直信号线 VSL传送的像素信号进行控制的复位信号控制电路或决定像素信号的阈值的旁路电路等，所以在相当程度上抑制电路布局面积的这一点上，对微细化有利。 - 中国語 特許翻訳例文集

しかしながら、この際、非常に強力な過大光が入射した場合（b）には、リセットレベル検出期間中もさらに垂直信号線VSLのリセット信号が下降してしまい、結果としてリセットレベル検出期間終了時まで（時刻t7まで）にコンパレータ8が反転しない場合がある。

但是，此时，在入射了极强光的情况下 (b)，即使在复位电平检测期间中，垂直信号线 VSL的复位信号也会下降，结果有时在复位电平检测期间结束时为止 (时刻 t7位置 )比较器 8也不会反转。 - 中国語 特許翻訳例文集

図示するように、例えば、時刻t4の際、通常時（a）では、リセット信号の下降はほとんどないが、非常に強力な過大光が入射した場合（b）では、行選択された単位画素のリセットTrがオンして画素信号を読み出す際に垂直信号線のリセット信号が下降してしまう。

如图所示，例如在时刻 t4时，通常时 (a)，复位信号几乎不会下降，但是在入射极强光的情况下 (b)，在被行选择的单位像素的复位 Tr导通而读取像素信号时，垂直信号线的复位信号下降。 - 中国語 特許翻訳例文集

上記のように、比較例1，2に係る構成およびその制御動作は、いずれも非常に強力な過大光が入射された場合（b）、リセットレベル取得時の垂直信号線VSLの電位をモニターし、画素信号をAD変換する前に信号制御を行う。

如上所述，比较例 1、2的结构及其控制动作均在入射了极强光的情况下 (b)，对复位电平取得时的垂直信号线 VSL的电位进行监视，在将像素信号进行模数变换之前进行信号控制。 - 中国語 特許翻訳例文集

上記のように、携帯端末130の設計自由度や接続部106を通るシリアル信号線路134に対する信頼性の観点から、接続部106を介した信号の伝送にはシリアル伝送方式を採用するのが望ましい。

如上所述，从移动终端 130的设计的自由度以及穿过连接单元 106的串行信号路径 134的可靠性的角度来说，对于通过连接单元 106的信号的传输优选采用串行传输方案。 - 中国語 特許翻訳例文集

その結果、送信期間及び受信期間の一部においてもシリアル伝送速度を高速に維持することが可能になり、図11の構成に比べ、シリアル信号線路134を通じたデータ伝送速度をさらに向上させることが可能になる。

结果，在发送时间段以及部分接收时间段中能够将串行传输速率保持为高速率，并且与图 11的配置相比，能够进一步增加通过串行信号路径 134的数据传输速率。 - 中国語 特許翻訳例文集

追加情報の有無に関わらず、表現されたあらゆる信号線は、実際には複数の方向へ流れる1つ以上の信号を含んでよく、例えば差動ペア、光ファイバ線、および／またはシングルエンド線で実装されたデジタル線またはアナログ線等のあらゆる好適な種類の信号スキームで実装されてよい。

不管是否具有额外信息，任何表示的信号线实际上都可包括可沿多个方向行进的一个或多个信号，并且可以用任何合适类型的信号方案来实现，例如用差分对、光纤线和 /或单端线实现的数字或模拟线路。 - 中国語 特許翻訳例文集

比較部252の一方の入力端子（＋）は、他の比較部252の入力端子（＋）と共通に、参照信号生成部27で生成される参照信号SLP_ADC が入力され、他方の入力端子（−）には、それぞれ対応する垂直列の垂直信号線19が接続され、画素アレイ部10からの画素信号電圧Vxが個々に入力される。

与其他的输入端子(+)一起，向每一比较部件252的两个端子之一的输入端子(+)提供由基准信号产生部件 27产生的基准信号 SLP_ADC。 其两个端子中的另一个输入端子(-)连接到以垂直列排列的垂直信号线 19中相关联的一个，并向输入端子 (-)提供来自像素阵列部件 10的像素信号电压 Vx。 - 中国語 特許翻訳例文集

多くのバス配策方式では、信号線を、幾分は一貫した経路寸法と近傍経路間間隔とを有するものと特徴付けることができ、したがって図1により示すように順方向クロストーク影響は加算的であり、2本の線103と105の並列配策の長さ全体にわたって徐々に高まる。

在许多总线路由方案中，可以将信号线路表征为具有略为一致的临近的相邻路径间尺度和间隔，并且因而如图 1所示的，正向串扰效应是积累性的并且在两条线路 103和 105的并行路由长度上增长。 - 中国語 特許翻訳例文集

参照符号443により示されるように、このとき、このレジスタは各容量回路の可変容量およびプログラム可能出力インピーダンスを制御するために使用されてよい（この制御は図4の一番下の信号線415に対してだけ示される。ここではドライバ／プログラム可能出力インピーダンス／調整可能容量の組み合わせが最近傍経路の「C」ラベル付き箱により表される）。

如附图标记 443所示的，随后可以使用这一寄存器来控制各个电容电路的可变电容和可编程输出阻抗 (仅为图 4中的最下部信号线路 415示出了这一控制，其中对于最近邻路径，驱动器与可编程输出阻抗 /可调电容组合的组合由标记为“C”的框表示 )。 - 中国語 特許翻訳例文集

例えば、データ通信回路31がLVDS（Low Voltage Differential Signal）規格に準拠して1本のクロック信号と4本のデータ信号とを送信する場合、クロック信号の周波数はデータ信号の周波数よりも低いので、電圧調整部207は、クロック信号が伝送される信号線対に接続されることが好ましい。

例如，在数据通信电路 31遵照 LVDS(Low Voltage Differential Signal)标准来发送 1个时钟信号和 4个数据信号的情况下，由于时钟信号的频率比数据信号的频率低，所以优选电压调整部 207与传输时钟信号的信号线对连接。 - 中国語 特許翻訳例文集

カラム回路16は、画素アレイ部11の例えば画素列ごとに、即ち画素列に対して1対1の対応関係をもって配置され、垂直走査回路12による垂直走査によって選択された読み出し行の各画素20から垂直信号線111を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

在像素阵列区域 11中的每一像素行，即相对于像素行一一对应地布置列电路 16，对从由垂直扫描电路 12通过垂直扫描选定的读出行中的各个像素 20经过垂直信号线 11输出的信号执行规定的信号处理，并且在信号处理之后临时地保持像素信号。 - 中国語 特許翻訳例文集

また、内蔵された半導体チップとリードをワイヤボンディングにより接続する構造の半導体集積回路装置において、半導体チップの接続用パッドの接続経路を変更するための信号線を有する配線板上に半導体チップを搭載することが記載されている。

此外，描述了一种半导体集成电路装置，其中内置半导体芯片通过引线接合连接到导线。 在该装置中，半导体芯片安装在具有用于改变半导体芯片的连接焊盘的连接路径的信号线的布线板处。 - 中国語 特許翻訳例文集

図1に示すように、本実施形態に係る固体撮像装置10は、半導体基板（チップ）11上に、画素アレイ部12、垂直駆動回路13、カラム回路群14、水平駆動回路15、水平信号線16、出力回路17、制御回路18および負電圧生成回路19などが搭載されたシステム構成となっている。

如图 3所示，根据该实施例的固态成像装置 10包括半导体衬底 (芯片 )11上的像素阵列 12、垂直驱动电路 13、列电路组 14、水平驱动电路 15、垂直信号线 16、输出电路 17、控制单元 18，以及负电压发生电路 19。 - 中国語 特許翻訳例文集

また、図示は省略しているが、画素部111には、行列状の画素配列に対して行ごとに画素駆動線が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線が図の上下方向（画素列の画素の配列方向）に沿って形成されている。

此外，尽管未示出，在像素部 111中，关于为行和列形式的像素排列，沿着图的左 /右方向 (像素行上的像素排列方向 )为每一行形成像素驱动线，沿着图的上 /下方向 (像素列上的像素排列方向 )为每一列形成垂直信号线。 - 中国語 特許翻訳例文集