| 例文 |
「压线」を含む例文一覧
該当件数 : 58件
高圧線．
高压线
- 白水社 中国語辞典
この基準電圧線Vref2は、固定電圧（VDD／2）が印加される。
该基准电压线 Vref2被施加固定电压 (VDD/2)。 - 中国語 特許翻訳例文集
高圧電線の鉄塔が鉄道の傍らにそびえている．
高压线塔耸立在铁道旁。 - 白水社 中国語辞典
画像データ受信回路6cは、例えば図22に示すように構成され、図6に示した基準電圧線Vref1，Vref2，Vref3が、各基準電圧駆動回路19cが駆動する2本の基準電圧線11cである基準電圧線Vref1，Vref3に、内部配線の基準電圧線11dである基準電圧線Vref2を加えた3本で構成されることが示されている。
图像数据接收电路 6c例如图 22所示那样构成，图 6所示的基准电压线 Vref1、Vref2、Vref3由各基准电压驱动电路 19c驱动的 2条基准电压线 11c即基准电压线 Vref1、Vref3加上作为内部布线的基准电压线 11d的基准电压线 Vref2后的 3条构成。 - 中国語 特許翻訳例文集
一方、列方向に配置されるデータ転送回路の個数分の2n−1個の差動増幅回路の各他方の差動入力端には、基準電圧駆動回路群8の各基準電圧駆動回路が駆動する2n−1本の基準電圧線11の対応するものが共通に接続される、または、各基準電圧駆動回路が駆動する2n−2本の基準電圧線11に固定電圧が印加される1本の基準電圧線を加えた2n−1本の基準電圧線の対応するものが共通に接続される。
另一方面，配置于列方向的数据传输电路的个数个的 2n-1个差动放大电路的各另一个差动输入端公共连接有基准电压驱动电路组 8的各基准电压驱动电路所驱动的 2n-1条基准电压线 11中对应的基准电压线，或者公共连接有加入了向各基准电压驱动电路所驱动的 2n-2条基准电压线 11施加固定电压的 1条基准电压线后的 2n-1条基准电压线 11中对应的基准电压线。 - 中国語 特許翻訳例文集
各基準電圧駆動回路は、それぞれの出力端が本実施の形態での画像データ受信回路6に接続される複数の基準電圧線11の対応するものに並列に接続され、該複数の基準電圧線11を互いに異なる基準電圧で駆動する。
各基准电压驱动电路各自的输出端与连接于本实施方式的图像数据接收电路 6的多个基准电压线 11中对应的基准电压线并联连接，通过彼此不同的基准电压驱动该多个基准电压线 11。 - 中国語 特許翻訳例文集
基準電圧駆動回路19aでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vref1を駆動するNMOSトランジスタ30と、基準電圧線Vref2を駆動するNMOSトランジスタ33と、基準電圧線Vref3を駆動するNMOSトランジスタ35とが共にオンする。
基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间，驱动基准电压线 Vref1的 NMOS晶体管 30、驱动基准电压线 Vref2的 NMOS晶体管 33、驱动基准电压线 Vref3的 NMOS晶体管 35都导通。 - 中国語 特許翻訳例文集
このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。
此时，由于 PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中所对应的基准电压线。 - 中国語 特許翻訳例文集
基準電圧線Vref2の電位低下のスピードは、転送2ビットが（0，1）の場合の特性bと（1，0）の場合の特性cとの中間スピードとなるので、基準電圧線Vref1の電位変化は特性fに示すようになる。
基准电压线Vref2的电位降低速度是传输 2位为 (0，1)时的特性 b与为 (1，0)时的特性 c的中间速度，因此基准电压线 Vref1的电位变化如特性 f所示。 - 中国語 特許翻訳例文集
同様に、基準電圧線Vref3の電位低下のスピードは、転送2ビットが（1，0）の場合の特性cと（1，1）の場合の特性dとの中間スピードとなるので、基準電圧線Vref3の電位変化は特性gに示すようになる。
同样地，基准电压线 Vref3的电位降低速度是传输 2位为 (1，0)时的特性 c与为 (1，1)时的特性 d的中间速度，因此基准电压线Vref3的电位变化如特性 g所示。 - 中国語 特許翻訳例文集
図14において、各基準電圧駆動回路19bは、同じ構成であって、1本の基準電圧線11bである基準電圧線Vrefとグランドとの間に直列接続された2つのNMOSトランジスタ30，31で構成されている。
图 14中，各基准电压驱动电路 19b的构成相同，包括串联连接于作为 1条基准电压线 11b的基准电压线 Vref与电路接地端之间的 2个 NMOS晶体管 30、31。 - 中国語 特許翻訳例文集
このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。
此时，由于PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中对应的基准电压线。 - 中国語 特許翻訳例文集
各基準電圧駆動回路19aは、同じ構成であって、3本の基準電圧線11aを、基準電圧線Vref1，Vref2，Vref3と呼ぶことにすると、基準電圧線Vref1とグランドとの間に直列接続された2つのNMOSトランジスタ30，31と、基準電圧線Vref2とグランドとの間に直列接続された2つのNMOSトランジスタ33，34と、基準電圧線Vref3とグランドとの間に直列接続された2つのNMOSトランジスタ35，36とで構成されている。
各基准电压驱动电路 19a为相同构成，如果将 3条基准电压线 11a称作基准电压线 Vref1、Vref2、Vref3，则包括串联连接于基准电压线 Vref1与电路接地端之间的 2个 NMOS晶体管30、31、串联连接于基准电压线 Vref2与电路接地端之间的 2个 NMOS晶体管 33、34、串联连接于基准电压线 Vre3与电路接地端之间的 2个 NMOS晶体管 35、36。 - 中国語 特許翻訳例文集
【図7】図7は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。
图 7是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
【図16】図16は、1ビット転送時のデータ線および基準電圧線の電位変化を説明する波形図である。
图 16是说明 1位传输时的数据线和基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
この複数の基準電圧線11の本数は、各データ転送回路の転送ビット数nを用いると、2n−1本または2n−2本である。
当使用各数据传输电路的传输位数 n时，该多个基准电压线 11的数量为 2n-1条或 2n-2条。 - 中国語 特許翻訳例文集
画像データ受信回路6aに接続される基準電圧線11aの本数は3本であり、各基準電圧駆動回路19aが並列に駆動する。
与图像数据接收电路 6a连接的基准电压线11a的数量为 3条，由各基准电压驱动电路 19a并行驱动。 - 中国語 特許翻訳例文集
なお、図7は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。
并且，图 7是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
また、図7（4）では、基準電圧駆動回路19aが駆動する基準電圧線Vref1，Vref2，Vref3の電位変化の特性e，f，gが示されている。
另外，图7(4)中表示出基准电压驱动电路19a所驱动的基准电压线Vref1、Vref2、Vref3的电位变化的特性 e、f、g。 - 中国語 特許翻訳例文集
図8（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。
图 8(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集
図8（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。
图 8(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集
図8（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。
图 8(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集
基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。
基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集
図16は、1ビット転送時のデータ線および基準電圧線の電位変化を説明する波形図である。
图 16是说明 1位传输时的数据线和基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
図17（4）では、ビット“1”を転送するときのデータ線10の変化特性iと基準電圧線Vrefの変化特性jとが示されている。
在图 17(4)中，表示出传输位“1”时数据线 10的变化特性 i与基准电压线 Vref的变化特性 j。 - 中国語 特許翻訳例文集
図18（4）では、ビット“0”を転送するときのデータ線10の変化特性hと基準電圧線Vrefの変化特性jとが示されている。
在图 18(4)中，表示出传输位“0”时数据线 10的变化特性 h与基准电压线 Vref的变化特性 j。 - 中国語 特許翻訳例文集
なお、図23は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。
并且，图 23是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
プリチャージ期間では、差動増幅回路45a，45b，45cは、データ線10、基準電圧線Vref1，Vref2，Vref3から切り離されている。
在预充电期间内，差动放大电路 45a、45b、45c从数据线 10、基准电压线 Vref1、Vref2、Vref3断开。 - 中国語 特許翻訳例文集
図23（4）において、実線はデータ線10の電位変化を示し、破線は基準電圧線Vref1，Vref2，Vref3の電位変化を示している。
在图 23(4)中，实线表示数据线 10的电位变化，虚线表示基准电压线 Vref1、Vref2、Vref3的电位变化。 - 中国語 特許翻訳例文集
図24（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。
图 24(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集
図24（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。
图 24(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集
図24（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。
图 24(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集
このデータ線10毎に備える各3個の差動増幅回路の各一方の差動入力端には、10本のデータ線10の対応するものが接続され、各他方の差動入力端には、3本の基準電圧線11の対応するものが共通に接続されている。
对该每条数据线 10所设置的 3个差动放大电路的各一个差动输入端连接有 10条数据线 10中所对应的数据线，在各另一个差动输入端公共连接有 3条基准电压线 11中所对应的基准电压线。 - 中国語 特許翻訳例文集
図21において、基準電圧駆動回路群8dは、基準電圧線Vref1を駆動するために電源77との間に直列接続されたPMOSトランジスタ75，76と、基準電圧線Vref3を駆動するためにグランドとの間に直列接続されたNMOSトランジスタ78，79とを備えている。
图 21中，基准电压驱动电路组 8d具有用于驱动基准电压线 Vref1而串联连接于与电源 77之间的 PMOS晶体管 75、76、为了驱动基准电压线 Vref3而串联连接于与电路接地端之间的 NMOS晶体管 78、79。 - 中国語 特許翻訳例文集
このように、基準電圧駆動回路19dが駆動する基準電圧線Vref1，Vref3，および固定電圧（VDD／2）の基準電圧線Vref2の電位は、第1の実施例と同様に、転送2ビットの4通りのビットパターンに対応したデータ線10の電位の中間電位を取るようになっている。
如上，基准电压驱动电路 19d所驱动的基准电压线 Vref1、Vref3和固定电压(VDD/2)的基准电压线 Vref2的电位与第一实施例同样地，取与传输 2位中 4种位模式对应的数据线 10的电位的中间电位。 - 中国語 特許翻訳例文集
データ転送回路18aと基準電圧駆動回路19aでも、列選択信号が出力されて高レベルである期間では、同様に、データ線10、基準電圧線Vref1，Vref2，Vref3の放電が行われ、電位が低下するが、それぞれの回路特性から、データ線10、基準電圧線Vref1，Vref2，Vref3の電位変化は、例えば図7（4）に示すようになる。
在数据传输电路 18a与基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间内，同样地进行数据线 10、基准电压线 Vref1、Vref2、Vref3的放电，虽然电位会下降，然而根据各自的电路特性，数据线 10、基准电压线 Vref1、Vref2、Vref3的电位变化例如将成为图 7(4)所示那样。 - 中国語 特許翻訳例文集
基準電圧線Vref1を駆動するPMOSトランジスタ75，76のうち、電源77にソース端子が接続されるPMOSトランジスタ75のゲート端子は、グランドに接続され、PMOSトランジスタ75のドレイン端子と基準電圧線Vref1との間に介在するPMOSトランジスタ76のゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。
驱动基准电压线 Vref1的 PMOS晶体管 75、76中源极端子连接到电源 77的 PMOS晶体管 75的栅极端子与电路接地端连接，处于 PMOS晶体管 75的漏极端子与基准电压线Vref1之间的 PMOS晶体管 76的栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。 - 中国語 特許翻訳例文集
また、基準電圧線Vref3を駆動するNMOSトランジスタ78，79のうち、基準電圧線Vref3にドレイン端子が接続されるNMOSトランジスタ78のゲート端子には、列選択信号が入力され、NMOSトランジスタ78のソース端子とグランドとの間に介在するNMOSトランジスタ79のゲート端子は、電源77に接続されている。
另外，驱动基准电压线 Vref3的 NMOS晶体管 78、79中漏极端子与基准电压线Vref3连接的 NMOS晶体管 78的栅极端子被输入列选择信号，处于 NMOS晶体管 78的源极端子与电路接地端之间的 NMOS晶体管 79的栅极端子与电源 77连接。 - 中国語 特許翻訳例文集
係属中の米国特許出願明細書に開示されたコイル31および31Bを使用する電流センサ組立品は、AC電力線に接続されないので、低電圧電線を収容する電気ボックス中に取り付けることができる。
未决的美国申请中所披露的使用线圈 31和 31B的电流传感器组件不连接至 AC电力线，并因此可以被装配到容纳低压线的电箱中。 - 中国語 特許翻訳例文集
【図23】図23は、2列2ビット転送時のデータ線および画像データ受信回路内での3つの基準電圧線での電位変化を説明する波形図である。
图 23是说明 2列 2位传输时的数据线和图像数据接收电路内的 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集
基準電圧線Vref1，Vref2，Vref3側の3つのNMOSトランジスタ30，33，35の各ゲート端子には、列選択回路5aからの列選択信号が共通に入力される。
基准电压线 Vref1、Vref2、Vref3侧的 3个 NMOS晶体管 30、33、35的各栅极端子被公共输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集
破線は、基準電圧線Vref1が接続される正相内部ノードD1の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D1の電位変化である。
虚线是连接有基准电压线 Vref1的正相内部节点 D1的电位变化，实线是连接有数据线 10的反相内部节点 /D1的电位变化。 - 中国語 特許翻訳例文集
破線は、基準電圧線Vref2が接続される正相内部ノードD2の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D2の電位変化である。
虚线是连接有基准电压线 Vref2的正相内部节点 D2的电位变化，实线是连接有数据线 10的反相内部节点 /D2的电位变化。 - 中国語 特許翻訳例文集
破線は、基準電圧線Vref3が接続される正相内部ノードD3の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D3の電位変化である。
虚线是连接有基准电压线 Vref3的正相内部节点 D3的电位变化，实线是连接有数据线 10的反相内部节点 /D3的电位变化。 - 中国語 特許翻訳例文集
各基準電圧駆動回路19bは、それぞれ、例えば図14に示すように構成され、列選択回路5bからの列選択信号に従って、1本の基準電圧線11bを並列に駆動する。
各基准电压驱动电路 19b分别构成为例如图 14所示，按照来自列选择电路 5b的列选择信号，并行驱动 1条基准电压线 11b。 - 中国語 特許翻訳例文集
そして、基準電圧線Vrefおよびデータ線10をプリチャージするプリチャージ回路46が設けられ、制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。
而且还设有对基准电压线 Vref和数据线 10进行预充电的预充电电路46，在经由逻辑匹配电路 48与控制端 47连接的控制信号线 21也设有预充电电路 49。 - 中国語 特許翻訳例文集
一方、基準電圧駆動回路19bでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vrefを駆動するNMOSトランジスタ30がオンする。
另一方面，在基准电压驱动电路 19b中，在列选择信号被输出且处于高电平的期间内，驱动基准电压线 Vref的 NMOS晶体管 30导通。 - 中国語 特許翻訳例文集
このように、基準電圧駆動回路19bが駆動する基準電圧線Vrefの電位は、転送1ビットの2値に対応したデータ線10の電位の中間電位を取るようになっている。
如上，基准电压驱动电路 19b所驱动的基准电压线 Vref的电位取的是与传输 1位的 2值对应的数据线 10的电位的中间电位。 - 中国語 特許翻訳例文集
併せて、配線数も、単線10本のデータ線と1本基準電圧線と1本の制御信号線との都合13本となり、一般的な構成よりも7本少なくなり、配線の簡素化も図れる。
而且布线数量是10条单心线的数据线加上 1条基准电压线再加上 1条控制信号线而一共为 13条，比一般的构成少 7条，能实现布线的简化。 - 中国語 特許翻訳例文集
基準電圧駆動回路群8cでは、各基準電圧駆動回路19cが、例えば図21に示すように構成され、2本の基準電圧線11cを並列に駆動する。
基准电压驱动电路组 8c中，各基准电压驱动电路 19c例如图 21所示那样构成，并行驱动 2条基准电压线 11c。 - 中国語 特許翻訳例文集
| 例文 |
