「压线」に関連した中国語例文の一覧 -中国語例文検索

中国語辞書 - Weblio日中中日辞典 中国語例文
約36万の例文を収録
 
  手書き文字入力


Weblio 辞書 > Weblio 日中中日辞典 > 压线の意味・解説 > 压线に関連した中国語例文


「压线」を含む例文一覧

該当件数 : 58



<前へ 1 2

そして、それぞれに、基準電圧線Vref1,Vref2,Vref3およびデータ線10をプリチャージする同じ構成のプリチャージ回路46が設けられ、共通の制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且分别都设有对基准电压线 Vref1、Vref2、Vref3和数据线 10进行预充电的相同构成的预充电电路 46,在经由逻辑匹配电路 48与公共的控制端 47连接的控制信号线 21也设有预充电电路46。 - 中国語 特許翻訳例文集

図8(4)では、データ転送回路18aが、2ビット(Dn+1,Dn)の4通りの組み合わせ(0.0)(0,1)(1,0)(1,1)のいずれか一つを転送する場合として、転送2ビットが(0,1)である場合の図7(4)に示したデータ線10の電位変化の特性bと、基準電圧線Vref1,Vref2,Vref3の特性e,f,gとが示されている。

图 8(4)中表示出作为数据传输电路 18a传输 2位 (Dn+1,Dn)的 4种组合 (0,0)、(0,1)、(1,0)、(1,1)的某个的情况,当传输 2位为 (0,1)时的图 7(4)所示的数据线 10的电位变化特性 b和基准电压线 Vref1、Vref2、Vref3的特性 e、f、g。 - 中国語 特許翻訳例文集

各基準電圧駆動回路19aは、図4に示す構成によって、画像データ受信回路6aに接続される3本の基準電圧線(Vref1,Vref2,Vref3)11aを、列選択回路5bからの列選択信号に従って並列に駆動し、図7(4)のに示す特性e,f,gの電位変化を起こさせる。

各基准电压驱动电路 19a使用图 4所示构成,按照来自列选择电路 5b的列选择信号,并行驱动与图像数据接收电路 6a连接的 3条基准电压线 (Vref1、Vref2、Vref3)11a,引起图 7(4)所示的特性 e、f、g的电压变化。 - 中国語 特許翻訳例文集

逆相内部ノード/Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”,经由 PMOS晶体管 54与数据线连接,正相内部节点 D作为“差动放大电路的另一个差动输入端”,经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

図23(1)(2)において、列選択信号が出力される時間間隔の期間におけるプリチャージ信号により、プリチャージ回路80,49がオンし、データ線10、基準電圧線Vref1,Vref2,Vref3がVDD/2にプリチャージされ、制御信号線21が電源電位VDDにプリチャージされる。

在图 23(1)、(2)中,通过输出列选择信号的时间间隔的期间中的预充电信号,使得预充电电路 80、49接通,数据线 10、基准电压线 Vref1、Vref2、Vref3被预充电至 VDD/2,控制信号线 21被预充电至电源电位 VDD。 - 中国語 特許翻訳例文集

図24(4)では、データ転送回路18dが、2ビット(Dn+1,Dn)の4通りの組み合わせ(0.0)(0,1)(1,0)(1,1)のいずれか一つを転送する場合として、転送2ビットが(0,1)である場合の図23(4)に示したデータ線10の電位変化の特性pと、基準電圧線Vref1,Vref2,Vref3の特性s,t,uとが示されている。

图 24(4)中,作为数据传输电路 18d传输 2位 (Dn+1,Dn)中 4种组合 (0,0)、(0,1)、(1,0)、(1,1)中的某个的情况,表示出传输 2位为 (0,1)时图 23(4)所示的数据线 10的电位变化的特性 p、基准电压线 Vref1、Vref2、Vref3的特性 s、t、u。 - 中国語 特許翻訳例文集

逆相内部ノード/D1,/D2,/D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1,D2,D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1,Vref2,Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”,经由 PMOS晶体管 54与数据线连接,正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”,经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

画像データ受信回路6bは、1ビット転送であるから、例えば図15に示すように、データ線10毎に1つの差動増幅回路を備え、それぞれ、1本のデータ線10および1本の基準電圧線Vrefの電位変化に対応する1ビットの2値を判別可能に内部ノードに発生し信号処理回路7に出力する。

图像数据接收电路 6b进行 1位传输,因而例如图 15所示,对每条数据线 10设置1个差动放大电路,以能判别的方式分别在内部节点产生与 1条数据线 10和 1条基准电压线 Vref的电位变化对应的 1位的 2值并输出给信号处理电路 7。 - 中国語 特許翻訳例文集

<前へ 1 2




   

中国語⇒日本語
日本語⇒中国語
   

   

中国語⇒日本語
日本語⇒中国語
   


  
中国語 特許翻訳例文集
北京语智云帆科技有限公司版权所有 © 2011-2025

©2025 GRAS Group, Inc.RSS