「基準電圧」に関連した中国語例文の一覧 -中国語例文検索

この基準電圧線Vref2は、固定電圧（VDD／2）が印加される。

该基准电压线 Vref2被施加固定电压 (VDD/2)。 - 中国語 特許翻訳例文集

画像データ受信回路6cは、例えば図22に示すように構成され、図6に示した基準電圧線Vref1，Vref2，Vref3が、各基準電圧駆動回路19cが駆動する2本の基準電圧線11cである基準電圧線Vref1，Vref3に、内部配線の基準電圧線11dである基準電圧線Vref2を加えた3本で構成されることが示されている。

图像数据接收电路 6c例如图 22所示那样构成，图 6所示的基准电压线 Vref1、Vref2、Vref3由各基准电压驱动电路 19c驱动的 2条基准电压线 11c即基准电压线 Vref1、Vref3加上作为内部布线的基准电压线 11d的基准电压线 Vref2后的 3条构成。 - 中国語 特許翻訳例文集

画像データ受信回路6aに接続される基準電圧線11aの本数は3本であり、各基準電圧駆動回路19aが並列に駆動する。

与图像数据接收电路 6a连接的基准电压线11a的数量为 3条，由各基准电压驱动电路 19a并行驱动。 - 中国語 特許翻訳例文集

また、図7（4）では、基準電圧駆動回路19aが駆動する基準電圧線Vref1，Vref2，Vref3の電位変化の特性e，f，gが示されている。

另外，图7(4)中表示出基准电压驱动电路19a所驱动的基准电压线Vref1、Vref2、Vref3的电位变化的特性 e、f、g。 - 中国語 特許翻訳例文集

各基準電圧駆動回路は、それぞれの出力端が本実施の形態での画像データ受信回路6に接続される複数の基準電圧線11の対応するものに並列に接続され、該複数の基準電圧線11を互いに異なる基準電圧で駆動する。

各基准电压驱动电路各自的输出端与连接于本实施方式的图像数据接收电路 6的多个基准电压线 11中对应的基准电压线并联连接，通过彼此不同的基准电压驱动该多个基准电压线 11。 - 中国語 特許翻訳例文集

図4は、基準電圧駆動回路19aの構成例を示す回路図である。

图 4是表示基准电压驱动电路 19a的构成例的电路图。 - 中国語 特許翻訳例文集

基準電圧駆動回路19aでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vref1を駆動するNMOSトランジスタ30と、基準電圧線Vref2を駆動するNMOSトランジスタ33と、基準電圧線Vref3を駆動するNMOSトランジスタ35とが共にオンする。

基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间，驱动基准电压线 Vref1的 NMOS晶体管 30、驱动基准电压线 Vref2的 NMOS晶体管 33、驱动基准电压线 Vref3的 NMOS晶体管 35都导通。 - 中国語 特許翻訳例文集

比較器53の反転入力には、基準電圧Vrefが接続されている。

将比较器53的逆转输入与参考电压 Vref相连。 - 中国語 特許翻訳例文集

図14において、各基準電圧駆動回路19bは、同じ構成であって、1本の基準電圧線11bである基準電圧線Vrefとグランドとの間に直列接続された2つのNMOSトランジスタ30，31で構成されている。

图 14中，各基准电压驱动电路 19b的构成相同，包括串联连接于作为 1条基准电压线 11b的基准电压线 Vref与电路接地端之间的 2个 NMOS晶体管 30、31。 - 中国語 特許翻訳例文集

基準電圧駆動回路群8cでは、各基準電圧駆動回路19cが、例えば図21に示すように構成され、2本の基準電圧線11cを並列に駆動する。

基准电压驱动电路组 8c中，各基准电压驱动电路 19c例如图 21所示那样构成，并行驱动 2条基准电压线 11c。 - 中国語 特許翻訳例文集

一方、列方向に配置されるデータ転送回路の個数分の2n−1個の差動増幅回路の各他方の差動入力端には、基準電圧駆動回路群8の各基準電圧駆動回路が駆動する2n−1本の基準電圧線11の対応するものが共通に接続される、または、各基準電圧駆動回路が駆動する2n−2本の基準電圧線11に固定電圧が印加される1本の基準電圧線を加えた2n−1本の基準電圧線の対応するものが共通に接続される。

另一方面，配置于列方向的数据传输电路的个数个的 2n-1个差动放大电路的各另一个差动输入端公共连接有基准电压驱动电路组 8的各基准电压驱动电路所驱动的 2n-1条基准电压线 11中对应的基准电压线，或者公共连接有加入了向各基准电压驱动电路所驱动的 2n-2条基准电压线 11施加固定电压的 1条基准电压线后的 2n-1条基准电压线 11中对应的基准电压线。 - 中国語 特許翻訳例文集

各基準電圧駆動回路19aは、同じ構成であって、3本の基準電圧線11aを、基準電圧線Vref1，Vref2，Vref3と呼ぶことにすると、基準電圧線Vref1とグランドとの間に直列接続された2つのNMOSトランジスタ30，31と、基準電圧線Vref2とグランドとの間に直列接続された2つのNMOSトランジスタ33，34と、基準電圧線Vref3とグランドとの間に直列接続された2つのNMOSトランジスタ35，36とで構成されている。

各基准电压驱动电路 19a为相同构成，如果将 3条基准电压线 11a称作基准电压线 Vref1、Vref2、Vref3，则包括串联连接于基准电压线 Vref1与电路接地端之间的 2个 NMOS晶体管30、31、串联连接于基准电压线 Vref2与电路接地端之间的 2个 NMOS晶体管 33、34、串联连接于基准电压线 Vre3与电路接地端之间的 2个 NMOS晶体管 35、36。 - 中国語 特許翻訳例文集

図21において、基準電圧駆動回路群8dは、基準電圧線Vref1を駆動するために電源77との間に直列接続されたPMOSトランジスタ75，76と、基準電圧線Vref3を駆動するためにグランドとの間に直列接続されたNMOSトランジスタ78，79とを備えている。

图 21中，基准电压驱动电路组 8d具有用于驱动基准电压线 Vref1而串联连接于与电源 77之间的 PMOS晶体管 75、76、为了驱动基准电压线 Vref3而串联连接于与电路接地端之间的 NMOS晶体管 78、79。 - 中国語 特許翻訳例文集

このように、基準電圧駆動回路19dが駆動する基準電圧線Vref1，Vref3，および固定電圧（VDD／2）の基準電圧線Vref2の電位は、第1の実施例と同様に、転送2ビットの4通りのビットパターンに対応したデータ線10の電位の中間電位を取るようになっている。

如上，基准电压驱动电路 19d所驱动的基准电压线 Vref1、Vref3和固定电压(VDD/2)的基准电压线 Vref2的电位与第一实施例同样地，取与传输 2位中 4种位模式对应的数据线 10的电位的中间电位。 - 中国語 特許翻訳例文集

【図4】図4は、図2に示す基準電圧駆動回路の構成例を示す回路図である。

图 4是表示图 2所示的基准电压驱动电路的构成例的电路图。 - 中国語 特許翻訳例文集

【図14】図14は、図12に示す基準電圧駆動回路の構成例を示す回路図である。

图 14是表示图 12所示的基准电压驱动电路的构成例的电路图。 - 中国語 特許翻訳例文集

【図21】図21は、図19に示す基準電圧駆動回路の構成例を示す回路図である。

图 21是表示图 19所示的基准电压驱动电路的构成例的电路图。 - 中国語 特許翻訳例文集

つまり、基準電圧駆動回路群8内の或る基準電圧駆動回路は、行方向において対応する位置に配置されるデータ転送回路と同じタイミングの列選択信号に従って動作する。

也就是说，基准电压驱动电路组 8内的某个基准电压驱动电路按照与行方向对应位置上所配置的数据传输电路相同定时的列选择信号进行工作。 - 中国語 特許翻訳例文集

基準電圧駆動回路群8aは、画素アレイ2の2列毎に、データ転送回路18aと1対1の関係で配置される複数の基準電圧駆動回路19aで構成されている。

基准电压驱动电路组 8a包括在像素阵列 2的每 2列以与数据传输电路 18a一对一的关系配置的多个基准电压驱动电路 19a。 - 中国語 特許翻訳例文集

基準電圧線Vref2の電位低下のスピードは、転送2ビットが（0，1）の場合の特性bと（1，0）の場合の特性cとの中間スピードとなるので、基準電圧線Vref1の電位変化は特性fに示すようになる。

基准电压线Vref2的电位降低速度是传输 2位为 (0，1)时的特性 b与为 (1，0)时的特性 c的中间速度，因此基准电压线 Vref1的电位变化如特性 f所示。 - 中国語 特許翻訳例文集

同様に、基準電圧線Vref3の電位低下のスピードは、転送2ビットが（1，0）の場合の特性cと（1，1）の場合の特性dとの中間スピードとなるので、基準電圧線Vref3の電位変化は特性gに示すようになる。

同样地，基准电压线 Vref3的电位降低速度是传输 2位为 (1，0)时的特性 c与为 (1，1)时的特性 d的中间速度，因此基准电压线Vref3的电位变化如特性 g所示。 - 中国語 特許翻訳例文集

基準電圧駆動回路群8aは、列毎に、データ転送回路18bと1対1の関係で配置される複数（今の例ではN個）の基準電圧駆動回路19aで構成されている。

基准电压驱动电路组 8a包括在每列以与数据传输电路 18b一对一的关系配置的多个 (本例为 N个 )基准电压驱动电路 19a。 - 中国語 特許翻訳例文集

基準電圧駆動回路群8bは、各列のデータ転送回路18cと1対1の関係で、行方向に配置されるN個の基準電圧駆動回路19bで構成される。

基准电压驱动电路组 8b包括以与各列的数据传输电路 18c一对一的关系配置于行方向的 N个基准电压驱动电路 19b构成。 - 中国語 特許翻訳例文集

各基準電圧駆動回路19bは、それぞれ、例えば図14に示すように構成され、列選択回路5bからの列選択信号に従って、1本の基準電圧線11bを並列に駆動する。

各基准电压驱动电路 19b分别构成为例如图 14所示，按照来自列选择电路 5b的列选择信号，并行驱动 1条基准电压线 11b。 - 中国語 特許翻訳例文集

一方、基準電圧駆動回路19bでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vrefを駆動するNMOSトランジスタ30がオンする。

另一方面，在基准电压驱动电路 19b中，在列选择信号被输出且处于高电平的期间内，驱动基准电压线 Vref的 NMOS晶体管 30导通。 - 中国語 特許翻訳例文集

このように、基準電圧駆動回路19bが駆動する基準電圧線Vrefの電位は、転送1ビットの2値に対応したデータ線10の電位の中間電位を取るようになっている。

如上，基准电压驱动电路 19b所驱动的基准电压线 Vref的电位取的是与传输 1位的 2值对应的数据线 10的电位的中间电位。 - 中国語 特許翻訳例文集

データ転送回路18aと基準電圧駆動回路19aでも、列選択信号が出力されて高レベルである期間では、同様に、データ線10、基準電圧線Vref1，Vref2，Vref3の放電が行われ、電位が低下するが、それぞれの回路特性から、データ線10、基準電圧線Vref1，Vref2，Vref3の電位変化は、例えば図7（4）に示すようになる。

在数据传输电路 18a与基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间内，同样地进行数据线 10、基准电压线 Vref1、Vref2、Vref3的放电，虽然电位会下降，然而根据各自的电路特性，数据线 10、基准电压线 Vref1、Vref2、Vref3的电位变化例如将成为图 7(4)所示那样。 - 中国語 特許翻訳例文集

そして、垂直出力線204に読み出されたリセットレベルと基準電圧Vref307との差分が列アンプ205にて増幅されて出力される。

通过列放大器 205放大并输出读出到垂直输出线 204上的复位电平与基准电压 Vref 307之间的差。 - 中国語 特許翻訳例文集

【図7】図7は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。

图 7是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

【図16】図16は、1ビット転送時のデータ線および基準電圧線の電位変化を説明する波形図である。

图 16是说明 1位传输时的数据线和基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

この複数の基準電圧線11の本数は、各データ転送回路の転送ビット数nを用いると、2n−1本または2n−2本である。

当使用各数据传输电路的传输位数 n时，该多个基准电压线 11的数量为 2n-1条或 2n-2条。 - 中国語 特許翻訳例文集

なお、図7は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。

并且，图 7是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

図8（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。

图 8(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。

图 8(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集

図8（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。

图 8(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集

基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。

基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

図16は、1ビット転送時のデータ線および基準電圧線の電位変化を説明する波形図である。

图 16是说明 1位传输时的数据线和基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

図17（4）では、ビット“1”を転送するときのデータ線10の変化特性iと基準電圧線Vrefの変化特性jとが示されている。

在图 17(4)中，表示出传输位“1”时数据线 10的变化特性 i与基准电压线 Vref的变化特性 j。 - 中国語 特許翻訳例文集

図18（4）では、ビット“0”を転送するときのデータ線10の変化特性hと基準電圧線Vrefの変化特性jとが示されている。

在图 18(4)中，表示出传输位“0”时数据线 10的变化特性 h与基准电压线 Vref的变化特性 j。 - 中国語 特許翻訳例文集

なお、図23は、2列2ビット転送時のデータ線および3つの基準電圧線での電位変化を説明する波形図である。

并且，图 23是说明 2列 2位传输时的数据线和 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

プリチャージ期間では、差動増幅回路45a，45b，45cは、データ線10、基準電圧線Vref1，Vref2，Vref3から切り離されている。

在预充电期间内，差动放大电路 45a、45b、45c从数据线 10、基准电压线 Vref1、Vref2、Vref3断开。 - 中国語 特許翻訳例文集

図23（4）において、実線はデータ線10の電位変化を示し、破線は基準電圧線Vref1，Vref2，Vref3の電位変化を示している。

在图 23(4)中，实线表示数据线 10的电位变化，虚线表示基准电压线 Vref1、Vref2、Vref3的电位变化。 - 中国語 特許翻訳例文集

図24（5）は、データ線10と基準電圧線Vref1とが接続される差動増幅回路45aの内部ノード（D1，／D1）の電位変化を示している。

图 24(5)表示连接有数据线 10和基准电压线 Vref1的差动放大电路 45a的内部节点 (D1、/D1)的电位变化。 - 中国語 特許翻訳例文集

図24（6）は、データ線10と基準電圧線Vref2とが接続される差動増幅回路45bの内部ノード（D2，／D2）の電位変化を示している。

图 24(6)表示连接有数据线 10和基准电压线 Vref2的差动放大电路 45b的内部节点 (D2、/D2)的电位变化。 - 中国語 特許翻訳例文集

図24（6）は、データ線10と基準電圧線Vref3とが接続される差動増幅回路45cの内部ノード（D3，／D3）の電位変化を示している。

图 24(7)表示连接有数据线 10和基准电压线 Vref3的差动放大电路 45c的内部节点 (D3、/D3)的电位变化。 - 中国語 特許翻訳例文集

スイッチSW1は、オートゼロスイッチであり、オートゼロ期間にスイッチSW1をONさせ、そのON期間に比較器の基準電圧を取得する。

开关 SW1是自动调零开关，在自动调零期间，使开关 SW1导通，在该导通期间，取得比较器的基准电压。 - 中国語 特許翻訳例文集

追加した基準電圧駆動回路群8は、本実施の形態によるデータ転送回路の行方向における配置個数（本実施の形態では列数Nを含みそれ以下の個数である）と同じ個数の基準電圧駆動回路で構成されている。

所追加的基准电压驱动电路组 8包括与本实施方式的数据传输电路的行方向所配置的个数 (本实施方式中为小于等于列数 N的个数 )相同个数的基准电压驱动电路。 - 中国語 特許翻訳例文集

各基準電圧駆動回路19aは、図4に示す構成によって、画像データ受信回路6aに接続される3本の基準電圧線（Vref1，Vref2，Vref3）11aを、列選択回路5bからの列選択信号に従って並列に駆動し、図7（4）のに示す特性e，f，gの電位変化を起こさせる。

各基准电压驱动电路 19a使用图 4所示构成，按照来自列选择电路 5b的列选择信号，并行驱动与图像数据接收电路 6a连接的 3条基准电压线 (Vref1、Vref2、Vref3)11a，引起图 7(4)所示的特性 e、f、g的电压变化。 - 中国語 特許翻訳例文集

基準電圧線Vref1を駆動するPMOSトランジスタ75，76のうち、電源77にソース端子が接続されるPMOSトランジスタ75のゲート端子は、グランドに接続され、PMOSトランジスタ75のドレイン端子と基準電圧線Vref1との間に介在するPMOSトランジスタ76のゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。

驱动基准电压线 Vref1的 PMOS晶体管 75、76中源极端子连接到电源 77的 PMOS晶体管 75的栅极端子与电路接地端连接，处于 PMOS晶体管 75的漏极端子与基准电压线Vref1之间的 PMOS晶体管 76的栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。 - 中国語 特許翻訳例文集

また、基準電圧線Vref3を駆動するNMOSトランジスタ78，79のうち、基準電圧線Vref3にドレイン端子が接続されるNMOSトランジスタ78のゲート端子には、列選択信号が入力され、NMOSトランジスタ78のソース端子とグランドとの間に介在するNMOSトランジスタ79のゲート端子は、電源77に接続されている。

另外，驱动基准电压线 Vref3的 NMOS晶体管 78、79中漏极端子与基准电压线Vref3连接的 NMOS晶体管 78的栅极端子被输入列选择信号，处于 NMOS晶体管 78的源极端子与电路接地端之间的 NMOS晶体管 79的栅极端子与电源 77连接。 - 中国語 特許翻訳例文集