「基準電圧」に関連した中国語例文の一覧 -中国語例文検索

基準電圧Vref307は列アンプ205a〜205cでの信号増幅用の基準として用いられ、サンプルホールド回路（以下S／H（N）と呼ぶ）309a〜309cはN信号（ノイズ信号）を記憶する。

使用基准电压 Vref 307作为用于列放大器 205a至 205c中的信号放大的基准，并且采样保持电路 (下文中称为 S/H(N))309a至 309c存储 N信号 (噪声信号 )。 - 中国語 特許翻訳例文集

【図23】図23は、2列2ビット転送時のデータ線および画像データ受信回路内での3つの基準電圧線での電位変化を説明する波形図である。

图 23是说明 2列 2位传输时的数据线和图像数据接收电路内的 3个基准电压线的电位变化的波形图。 - 中国語 特許翻訳例文集

各列選択信号は、本実施の形態によるサンプルホールド信号変換回路群4と追加した基準電圧駆動回路群8とに入力される。

各列选择信号被输入到本实施方式的采样保持信号转换电路组 4和所追加的基准电压驱动电路组 8中。 - 中国語 特許翻訳例文集

図2では、サンプルホールド信号変換回路群4aと、列選択回路5aと、画像データ受信回路6aと、信号処理回路7と、基準電圧駆動回路群8aとに加えて、制御信号駆動回路群15が示されている。

图 2中，除了采样保持信号转换电路组 4a、列选择电路 5a、图像数据接收电路 6a、信号处理电路 7、基准电压驱动电路组 8a之外，还示出了控制信号驱动电路组 15。 - 中国語 特許翻訳例文集

各列選択信号は、サンプルホールド信号変換回路群4aと基準電圧駆動回路群8aと制御信号駆動回路群15とに入力される。

各列选择信号被输入到采样保持信号转换电路组 4a、基准电压驱动电路组 8a、控制信号驱动电路组 15。 - 中国語 特許翻訳例文集

図4では、行方向に配置される複数の基準電圧駆動回路19aのそれぞれに、列選択回路5aから対応する列選択信号が入力される様子が示されている。

图 4中表示出在配置于行方向的多个基准电压驱动电路 19a分别由列选择电路 5a输入对应的列选择信号的情形。 - 中国語 特許翻訳例文集

基準電圧線Vref1，Vref2，Vref3側の3つのNMOSトランジスタ30，33，35の各ゲート端子には、列選択回路5aからの列選択信号が共通に入力される。

基准电压线 Vref1、Vref2、Vref3侧的 3个 NMOS晶体管 30、33、35的各栅极端子被公共输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于 PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中所对应的基准电压线。 - 中国語 特許翻訳例文集

破線は、基準電圧線Vref1が接続される正相内部ノードD1の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D1の電位変化である。

虚线是连接有基准电压线 Vref1的正相内部节点 D1的电位变化，实线是连接有数据线 10的反相内部节点 /D1的电位变化。 - 中国語 特許翻訳例文集

破線は、基準電圧線Vref2が接続される正相内部ノードD2の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D2の電位変化である。

虚线是连接有基准电压线 Vref2的正相内部节点 D2的电位变化，实线是连接有数据线 10的反相内部节点 /D2的电位变化。 - 中国語 特許翻訳例文集

破線は、基準電圧線Vref3が接続される正相内部ノードD3の電位変化であり、実線は、データ線10が接続される逆相内部ノード／D3の電位変化である。

虚线是连接有基准电压线 Vref3的正相内部节点 D3的电位变化，实线是连接有数据线 10的反相内部节点 /D3的电位变化。 - 中国語 特許翻訳例文集

各列選択信号は、第1の実施例と同様に、サンプルホールド信号変換回路群4bと基準電圧駆動回路群8aと制御信号駆動回路群15とに入力される。

各列选择信号与第一实施方式同样地，被输入到采样保持信号转换电路组4b、基准电压驱动电路组 8a、控制信号驱动电路组 15。 - 中国語 特許翻訳例文集

そして、基準電圧線Vrefおよびデータ線10をプリチャージするプリチャージ回路46が設けられ、制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且还设有对基准电压线 Vref和数据线 10进行预充电的预充电电路46，在经由逻辑匹配电路 48与控制端 47连接的控制信号线 21也设有预充电电路 49。 - 中国語 特許翻訳例文集

併せて、配線数も、単線10本のデータ線と1本基準電圧線と1本の制御信号線との都合13本となり、一般的な構成よりも7本少なくなり、配線の簡素化も図れる。

而且布线数量是10条单心线的数据线加上 1条基准电压线再加上 1条控制信号线而一共为 13条，比一般的构成少 7条，能实现布线的简化。 - 中国語 特許翻訳例文集

このとき、PMOSトランジスタ54，55がオンしているので、差動増幅回路45a，45b，45cの正相内部ノードD1，D2，D3、および逆相内部ノード／D1，／D2，／D3は、データ線10、基準電圧線Vref1，Vref2，Vref3の対応するものが接続される。

此时，由于PMOS晶体管 54、55导通，因此差动放大电路 45a、45b、45c的正相内部节点 D1、D2、D3和反相内部节点 /D1、/D2、/D3连接着数据线 10、基准电压线 Vref1、Vref2、Vref3中对应的基准电压线。 - 中国語 特許翻訳例文集

通信装置10に対して通信媒体30が遠方の場合には、送信アンプ15の送信電力は最大に設定されていて、監視電圧は基準電圧Vrefよりも大きいので、比較器53は、ハイレベルの信号を出力する。

在通信介质 30远离通信设备 10的情况下，由于将传输放大器 15的传输功率设置为最大值，并且监控电压高于参考电压 Vref，于是，比较器 53输出高电平信号。 - 中国語 特許翻訳例文集

通信媒体30が通信装置10にさらに近づくことにより、監視電圧が低減して電力監視ポイントの基準電圧Vrefより低い電圧になると、比較器53の出力が反転し、ローレベルの信号を出力する。

在通信介质 30进一步接近通信设备 10时，相应地，监控电压就降到低于功率监控点的参考电压，反转比较器 53的输出，比较器 53输出低电平信号。 - 中国語 特許翻訳例文集

実施例1と異なるのは、演算増幅器4の基準電圧Vrefが供給される非反転入力ノードと、列増幅部の出力ノードAとの間にこれらの電気的導通を制御するスイッチ60が追加されている点である。

第二示例性实施例与第一示例性实施例的不同在于，在被供给基准电压 Vref的运算放大器 4的非反相输入节点和列放大器单元 14的输出节点 A之间添加控制电气导通的开关 60。 - 中国語 特許翻訳例文集

このデータ線10毎に備える各3個の差動増幅回路の各一方の差動入力端には、10本のデータ線10の対応するものが接続され、各他方の差動入力端には、3本の基準電圧線11の対応するものが共通に接続されている。

对该每条数据线 10所设置的 3个差动放大电路的各一个差动输入端连接有 10条数据线 10中所对应的数据线，在各另一个差动输入端公共连接有 3条基准电压线 11中所对应的基准电压线。 - 中国語 特許翻訳例文集

そして、それぞれに、基準電圧線Vref1，Vref2，Vref3およびデータ線10をプリチャージする同じ構成のプリチャージ回路46が設けられ、共通の制御端47に論理整合回路48を介して接続される制御信号線21にもプリチャージ回路49が設けられている。

而且分别都设有对基准电压线 Vref1、Vref2、Vref3和数据线 10进行预充电的相同构成的预充电电路 46，在经由逻辑匹配电路 48与公共的控制端 47连接的控制信号线 21也设有预充电电路46。 - 中国語 特許翻訳例文集

図8（4）では、データ転送回路18aが、2ビット（Dn＋1，Dn）の4通りの組み合わせ（0．0）（0，1）（1，0）（1，1）のいずれか一つを転送する場合として、転送2ビットが（0，1）である場合の図7（4）に示したデータ線10の電位変化の特性bと、基準電圧線Vref1，Vref2，Vref3の特性e，f，gとが示されている。

图 8(4)中表示出作为数据传输电路 18a传输 2位 (Dn+1，Dn)的 4种组合 (0，0)、(0，1)、(1，0)、(1，1)的某个的情况，当传输 2位为 (0，1)时的图 7(4)所示的数据线 10的电位变化特性 b和基准电压线 Vref1、Vref2、Vref3的特性 e、f、g。 - 中国語 特許翻訳例文集

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。 - 中国語 特許翻訳例文集

図23（1）（2）において、列選択信号が出力される時間間隔の期間におけるプリチャージ信号により、プリチャージ回路80，49がオンし、データ線10、基準電圧線Vref1，Vref2，Vref3がVDD／2にプリチャージされ、制御信号線21が電源電位VDDにプリチャージされる。

在图 23(1)、(2)中，通过输出列选择信号的时间间隔的期间中的预充电信号，使得预充电电路 80、49接通，数据线 10、基准电压线 Vref1、Vref2、Vref3被预充电至 VDD/2，控制信号线 21被预充电至电源电位 VDD。 - 中国語 特許翻訳例文集

図24（4）では、データ転送回路18dが、2ビット（Dn＋1，Dn）の4通りの組み合わせ（0．0）（0，1）（1，0）（1，1）のいずれか一つを転送する場合として、転送2ビットが（0，1）である場合の図23（4）に示したデータ線10の電位変化の特性pと、基準電圧線Vref1，Vref2，Vref3の特性s，t，uとが示されている。

图 24(4)中，作为数据传输电路 18d传输 2位 (Dn+1，Dn)中 4种组合 (0，0)、(0，1)、(1，0)、(1，1)中的某个的情况，表示出传输 2位为 (0，1)时图 23(4)所示的数据线 10的电位变化的特性 p、基准电压线 Vref1、Vref2、Vref3的特性 s、t、u。 - 中国語 特許翻訳例文集

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。 - 中国語 特許翻訳例文集

画像データ受信回路6bは、1ビット転送であるから、例えば図15に示すように、データ線10毎に1つの差動増幅回路を備え、それぞれ、1本のデータ線10および1本の基準電圧線Vrefの電位変化に対応する1ビットの2値を判別可能に内部ノードに発生し信号処理回路7に出力する。

图像数据接收电路 6b进行 1位传输，因而例如图 15所示，对每条数据线 10设置1个差动放大电路，以能判别的方式分别在内部节点产生与 1条数据线 10和 1条基准电压线 Vref的电位变化对应的 1位的 2值并输出给信号处理电路 7。 - 中国語 特許翻訳例文集

図1において、本実施の形態の固体撮像装置であるCMOSイメージセンサ1は、画素アレイ2、行選択回路3、サンプルホールド信号変換回路群4、列選択回路5、および画像データ受信回路6を入力段に備える信号処理回路7等を備える一般的な構成において、サンプルホールド信号変換回路群4、列選択回路5および画像データ受信回路6を本実施の形態による修正を加えた構成とし、基準電圧駆動回路群8を追加した構成である。

图 1中，作为本实施方式的固体摄像装置的 CMOS图像传感器 1的构成如下，在具有在输入级具备像素阵列 2、行选择电路 3、采样保持信号转换电路组 4、列选择电路 5和图像数据接收电路 6的信号处理电路 7等的一般构成中，还追加有基准电压驱动电路 8，作为对采样保持信号转换电路组 4、列选择电路 5和图像数据接收电路 6施加本实施方式的修改的构成。 - 中国語 特許翻訳例文集