「積も」に関連した中国語例文の一覧 -中国語例文検索

そのため、LRLSの基底画像はオブジェクトの構造（オブジェクトの表面法線を通した構造）と、オブジェクトの様々な反射点におけるそのオブジェクトのアルベド（albedo）と、照明モデル（ランベルトの余弦則に従い、球面調和関数を作成するために、方向に沿って積分される）とに依存する。

由此，LRLS基图像依赖于对象的结构 (通过其表面法线 )、对象在其不同反射点处的漫反射系数以及光照模型 (其遵循朗伯余弦定律，在方向上积分以产生球面调和函数 )。 - 中国語 特許翻訳例文集

この説明例では、チャート算出部117が生成するチャートの画像が、タブ選択部115が選択中のタブに含まれている絵文字や記号の総数に対応する面積を有する矩形に、表示完了率RTの値に応じて該矩形の端部から長手方向に領域が増大または減少する矩形を重畳して表したバーチャートBARである場合を例に挙げて説明する。

在此描述性示例中，图表计算部件 117生成的图表图像将被描述为柱状图 BAR，其中，面积从与显示完成率 RT的值相对应的矩形的端部起纵向增大或减小的矩形被叠加在具有与标签选择部件 115当前选择的标签中包括的图画字符和符号的总数相对应的面积的矩形上。 - 中国語 特許翻訳例文集

これらの減算器101、スイッチ102、直交変換部103、量子化部104、エントロピー符号化部105、逆量子化部106、逆直交変換部107、参照画像メモリ108、動き探索部109、コスト計算部110、制御部111、などは処理を行う処理部として集積回路化するなどして、符号化装置をハードウェアにより実現することができる。

将上述的减法器 101、开关 102、正交变换部 103，、量化部 104、熵编码部 105、逆量化部 106、逆正交变换部 107、参照图像存储器 108、运动搜索部 109、成本计算部 110和控制部 111等，作为可进行处理的处理部，制作成集成电路等，由此能够通过硬件来实现编码装置。 - 中国語 特許翻訳例文集

出力階調補正部28は、空間フィルタ処理部27から入力されたCMYK信号に対して、カラー画像出力装置13の特性に合わせて網点面積率に基づく出力階調補正処理を行ない、出力階調補正処理後のCMYK信号を階調再現処理部29へ出力する。

输出灰度等级修正部 28对从空间滤波处理部 27输入的 CMYK信号，按照彩色图像输出装置 13的特性进行基于网点面积率的输出灰度等级修正处理，将输出灰度等级修正处理后的 CMYK信号向灰度等级再现处理部 29输出。 - 中国語 特許翻訳例文集

上記実施例の第1のピクチャ復号部および第2のピクチャ復号部は、符号化装置が出力するビットストリーム11を入力として説明したが、符号化装置が出力するビットストリームに限定されるものではなく、ハードディスクやDVDのような蓄積メディアから読み出されたビットストリームを入力としてもよいし、サーバーから読み出されてネットワーク経由で送信されてくるビットストリームを入力としてもよい。

上述实施例的第 1图片解码部和第 2图片解码部将编码装置输出的位流 11作为输入来说明，但不限定于编码装置输出的位流，可将从 硬盘或 DVD那样的存储介质读出的位流作为输入，也可将从服务器读出并经由网络发送来的位流作为输入。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくは他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組合せを用いて実施しまたは実行することができる。

结合本公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列信号 (FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

结合本文公开描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本開示に関連して説明されたさまざまな例示的な論理ブロック、モジュール、および回路を、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲートアレイ信号（FPGA）もしくはその他のプログラマブル論理デバイス（PLD）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または本明細書で説明される機能を実行するように設計されたその任意の組み合わせを用いて実施または実行することができる。

可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置 (PLD)、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本发明所描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

本明細書の開示に関連して説明された、様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラム可能な論理回路、個別的なゲートもしくはトランジスタ論理、個別的なハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組み合わせを用いて実施または実行することができる。

可以使用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑设备、分立门或者晶体管逻辑、分立硬件部件或者其任意组合，来实现或执行结合本文的公开内容所描述的各种示例性的逻辑框、模块和电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して説明された様々な例示的な論理回路、論理ブロック、モジュール、および回路は、本明細書で説明された機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタ論理回路、個別のハードウェアコンポーネント、またはそれらの任意の組合せで実現または実行することができる。

用于执行本申请所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，可以实现或执行结合本申请所公开实施例描述的各种示例性的逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

慣性センサを用いると、画像取得装置423と光源434をと用いるよりも早く位置決定することができるが、慣性センサ432は「ドリフト」として知られるタイプの誤差の影響を受けることがある。 つまり、時間につれて誤差が蓄積して、慣性信号から計算されるジョイスティック430の位置（点線で示す）と、ジョイスティックコントローラ430の実際の位置との間に不一致Dが生じることがある。

尽管利用惯性传感器的位置确定可以比利用图像捕获单元 423和光源 434的进行的更快，但是惯性传感器 432可能遭遇到一种被称为“漂移”的误差，其中，随着时间而积聚的误差可以导致在由惯性信号 (如虚线所示 )计算的操纵杆 430的位置和操纵杆控制器 430的实际位置之间的误差 D。 - 中国語 特許翻訳例文集

さらに、このソリューションは、分散又はリモートエンドポイントクライアントからのメッセージをキューイングするためのキューイング機構を提供し、キューイング機構は中央サービスリソース14における累積負荷を検出し、アルゴリズム（複数可）又はバックオフ実施は、どのエンドポイントでもメッセージがドロップされないことを保証するために、方針ドリブン「公平」アルゴリズム（例えば、ラウンドロビン、加重公平キューイング（weighted fair queuing）など）などの構成可能な優先順位を用いる様々な形態とすることができる。

而且，该方案提供了一种排队机制，用于对来自分布式或远程端点客户端的消息进行排队，其检测中央服务资源 14上的累积负载，其中算法或退避实现可以是具有可配置优先级设置的各种形式，诸如策略驱动的“公平”算法 (例如，轮转 (round bin)、加权公平排队等 )，以便确保在任何端点处都不会丢弃消息。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件或其经设计以执行本文所述的功能的任何组合，且可执行驻存于 IC内或 IC外或 IC内及 IC外的代码或指令。 - 中国語 特許翻訳例文集

13. 分散型メモリサブシステム内で自律的メモリを動作する方法において、ホストからホストインターフェイスを通してダウンロードされたデータベースを記憶するステップと、分散型メモリサブシステムにおける複数のダイの構成をダイナミックに決定するステップと、オペレーションをパーズして、分散型メモリサブシステムにおける複数のダイへ、自律的に実行すべく送出するステップと、結果を累積し、オペレーション完了時にホストへ報告するステップと、を備えた方法。

13.一种操作分布式存储器子系统中的自主存储器的方法，该方法包括： 存储通过主机接口从主机下载的数据库； - 中国語 特許翻訳例文集

ワイヤレスノードのさまざまな部分は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）、プログラム可能論理回路（PLD）、または、他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成部品、あるいは、ここで説明する機能を実現するように設計されているこれらの任意の組み合わせとともに、実現、または、実行してもよい。

无线节点的各种部分可通过一个或一个以上通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置 (PLD)、其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合而进行实施。 - 中国語 特許翻訳例文集

ハードウェアインプリメンテーションのために、処理ユニットは、1つ以上の特定用途向け集積回路（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラマブルロジックデバイス（PLD）、フィールドプログラマブルゲートアレイ（FPGA）、プロセッサ、制御装置、マイクロ制御装置、マイクロプロセッサ、ここで説明した機能を実行するように設計されている他の電子ユニット、あるいはこれらを組み合わせたもの内で実現されてもよい。

例如，对于硬件实现，这些处理单元可实现在一个或多个专用集成电路(ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、设计成执行本文中所述功能的其他电子单元、或其组合内。 - 中国語 特許翻訳例文集

DBA1処理用のDB400は、論理DBAで決めたONU20毎の送信許可データ量を蓄積してRE10000での物理DBAやその応答に基づく各ONUからの信号受信に用いるもので、後で説明するRE10000のDB410と同じ構成として、ONUの識別子であるAlloc−IDを入れる領域5001、送信開始タイミングを入れる領域5002、送信データ量を入れる領域5004とを有し、ONU20毎に論理DBAで決定された値を入れる構成とした。

DBA1处理用的 DB400用于储存通过逻辑 DBA决定的每个 ONU20的发送许可数据量、并接收基于 RE10000中的物理 DBA或其响应的来自各 ONU的信号，构成为与在后说明的RE10000的 DB410相同，具有放入 ONU的标识符即 Alloc-ID的区域 5001、放入发送开始定时的区域 5002、放入发送数据量的区域 5004，并且构成为放入按每个 ONU20通过逻辑 DBA决定的值。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを備えることができ、ICの内部に、ICの外側に、またはその両方に常駐するコードまたは命令を実行することができる。

IC包括用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件、电子组件、光学组件、机械组件或者其任意组合，并可以执行存储在 IC内部、IC外部或者两者都有的代码或指令。 - 中国語 特許翻訳例文集

ICは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラム可能ゲートアレイ（FPGA）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、電気的コンポーネント、光学的コンポーネント、機械的コンポーネント、あるいは、ここで記述した機能を実施するように設計されたこれらの何らかの組み合わせを含んでいてもよく、そして、IC内に、ICの外部に、または双方に存在するコードまたは命令を実行してもよい。

IC可包含通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、电组件、光学组件、机械组件，或其经设计以执行本文中所描述的功能的任何组合，且可执行驻留于 IC内、IC外或两种情况下的代码或指令。 - 中国語 特許翻訳例文集

また、読取制御部120は、各シフトパルスの出力から所定時間（少なくとも1ライン分の電荷のA／D変換部110への出力に必要な時間）経過したタイミング（T1、T3、T5、…）に合わせて（当該タイミングと同時又は当該タイミングから所定時間経過後）、LED光源210の点灯を開始し、所定時間（少なくとも1ライン分の電荷を光電変換素子に蓄積するために必要な時間）点灯を継続後、消灯する。

另外，读取控制部 120根据从各移动脉冲的输出经过规定时间 (至少 1线的电荷向 A/D变换部 110输出所需的时间 )的定时 (T1、T3、T5、……)(与该定时同时或从该定时起经过规定时间之后 )，开始 LED光源 210的点亮，在持续规定时间 (为了将至少 1线的电荷积蓄到光电变换元件内所需的时间 )的点亮之后熄灭。 - 中国語 特許翻訳例文集

例えば、データパケットは複数のバイトから構成されており、ネットワークコントローラは、データパケットのうちNバイト（例えば、データパケットのうち最初のNバイト）をキャッシュ30に格納し、データパケットの残りのバイトをメモリ26に格納する。 尚、Nは、例えば、解析分類モジュール18が選択する整数（例えば、分類34が整数Nを示す指標を含む）および／またはキャッシュ蓄積モジュール42が（例えば、分類34に基づき）選択する整数である。

例如，数据分组包括多个字节，并且网络控制器向高速缓存 30存储数据分组的 N个字节 (例如，数据分组的前 N个字节 )，并且向存储器 26存储数据分组的其余字节，其中N是整数，该 N例如由解析和分类模块 18(例如，分类 34包括整数 N的指示 )和 /或高速缓存寄存模块 42(例如，基于分类 34)选择。 - 中国語 特許翻訳例文集

ハードウェアインプリメンテーションにおいて、例えば、処理ユニットは、1つ以上の特定用途向け集積回路（ASIC）、デジタル信号プロセッサ（DSP）、デジタル信号処理デバイス（DSPD）、プログラマブルロジックデバイス（PLD）、フィールドプログラマブルゲートアレイ（FPGA）、プロセッサ、制御装置、マイクロ制御装置、マイクロプロセッサ、電子デバイス、ここで記述する機能を実行するように設計されている他のデバイスユニット、および／またはこれらを組み合わせたもの内で実現してもよい。

在硬件实现中，例如，处理单元可在一个或更多个专用集成电路 (ASIC)、数字信号处理器 (DSP)、数字信号处理器件 (DSPD)、可编程逻辑器件 (PLD)、现场可编程门阵列 (FPGA)、处理器、控制器、微控制器、微处理器、电子器件、设计成执行本文中描述的功能的其他设备单元、和 /或其组合内实现。 - 中国語 特許翻訳例文集

16. 前記隠蔽出力生成器（104）が、前記一連のチャレンジにおける第1のチャレンジ（sj）に基づいて内部チャレンジ（108）を生成するように構成されているビット拡張回路（106）、をさらに備えており、前記内部チャレンジが前記第1のチャレンジよりも長く、前記PUF回路（110）が、前記内部チャレンジに基づいてPUF出力（111）を生成するように構成されている、請求項10に記載の集積回路。

16.根据权利要求 10所述的集成电路，其中所述隐藏输出生成器 (104)还包括位扩展电路 (106)，该位扩展电路 (106)被配置为基于所述口令系列中的第一口令 (sj)生成内部口令，所述内部口令长于所述第一口令； 其中所述 PUF电路 (110)被配置为基于所述内部口令生成 PUF输出 (111)。 - 中国語 特許翻訳例文集

上述した課題を解決し、目的を達成するために、本発明に係る撮像装置は、光学系により結像された光学像を電気信号に変換する複数の光電変換セルが2次元的に配列された光電変換セル群を備えた撮像装置において、光電変換セルのうちの少なくとも一部の光電変換セルが、画像信号と測距のための信号とを出力するように構成され、光電変換セル群のうち、同じ受光分光感度をもつ画像信号と測距のための信号とを出力する光電変換セルを含む、画像信号を出力する光電変換セルの光電変換領域の面積が、概ね同じであり、測距に必要な少なくとも2つの光電変換セル同士において、画像信号と測距のための信号とを出力する光電変換セルの光電変換領域の面積重心間の距離が、画素ピッチから計算される中心間距離と異なるように、光電変換セルが配置されていることを特徴としている。

为了解决上述问题并达成目的，本发明的摄像装置具备二维地排列有多个光电转换单元的光电转换单元组，该光电转换单元将由光学系统成像的光学像转换为电信号，该摄像装置的特征是，光电转换单元中的至少一部分光电转换单元构成为输出图像信号和用于测距的信号，在光电转换单元组中，包括输出图像信号和用于测距的信号且具有相同受光分光灵敏度的光电转换单元在内，输出图像信号的光电转换单元的光电转换区域的面积大致相同，光电转换单元被配置为，在测距所需的至少 2个光电转换单元彼此间，输出图像信号和用于测距的信号的光电转换单元的光电转换区域的面积重心间的距离不同于根据像素节距计算出的中心间距离。 - 中国語 特許翻訳例文集

可逆符号復号部272は、蓄積バッファ271からの符号化データに対して、その符号化データのフォーマットに基づき、可変長復号や、算術復号等の処理を施すことで、量子化値と、符号化データのヘッダに含められたイントラ予測モード、動きベクトル、動き補償予測モード、その他、各ピクチャのピクチャタイプ等の、画像の復号に必要な情報を復号する。

无损编码 /解码单元 272依据编码数据的格式对累积缓冲器 271所提供的编码数据执行诸如可变长度解码或算术解码的处理，以解码包括在编码数据的报头中的量化值和信息，所述信息包括帧内预测模式、运动矢量、运动补偿预测模式以及对图像进行解码所需的其他信息，例如每个画面的画面类型。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関連して説明した様々な例示の論理、論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、書き換え可能なゲート配列（FPGA）、または他のプログラム可能論理回路、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書に記載の機能を実行するよう設計されたこれらのいかなる組合せでも実施または実行することができる。

结合本文公开的实施例所描述的各种说明性的逻辑、逻辑块、模块以及电路可以用被设计为执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或者其任意组合来实现或执行。 - 中国語 特許翻訳例文集

この中に開示された実施形態に関連して記述された様々な例示の論理ブロック、モジュール、回路は、この中に記述された機能を行うために設計された汎用プロセッサ、デジタルシグナルプロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラム可能な論理装置、個別のゲートまたはトランジスターロジック、個別のハードウェア部品またはその任意の組み合わせで実装または実行されるかもしれない。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

ここに開示された実施形態に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、制御されることもできる。

结合本文所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来控制。 - 中国語 特許翻訳例文集

ここでの開示に関連して説明した、さまざまな実例となる論理ブロック、モジュール、および、回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは、ここで説明した機能を実行するために設計されたこれらの何らかの組み合わせで、実現または実行してもよい。

可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的揭示内容而描述的各种说明性逻辑块、模块及电路。 - 中国語 特許翻訳例文集

受信装置112は、伝送路113を介して受信したデータストリームを一時的に蓄積する受信用メモリ112aと、受信用メモリ112aからの出力データを復号処理する復号処理手段112bと、受信されたデータストリームに付加されている時間情報を分離する時間情報分離手段112cと、受信用メモリ112aからのデータストリームの読み出しタイミングを制御する読み出し制御手段112dによって構成される。

接收机 112包括用于暂时累积经由传输路径 113接收的数据流的接收存储器112a、对来自接收存储器 112的输出数据执行解码处理的解码处理部 112b、对附加至所接收的数据流的时间信息进行分离的时间信息分离部 112c、以及控制来自接收存储器 112a的数据流的读出定时的读出控制部 112d。 - 中国語 特許翻訳例文集

【図69】（a）、（b）は、図65に示されている再生処理系統によって、拡大された最小エクステント・サイズ以上のサイズを持つデータ・ブロック群から成る3Dエクステント・ブロックが読み出されるときにおける、各リード・バッファ4921、4922の蓄積データ量DA1、DA2の変化を示すグラフであり、（c）は、その3Dエクステント・ブロック6110とL／Rモードでの再生経路6120との間の対応関係を示す模式図である。

图 69(a)、(b)是示出利用图 65所示的再现处理系统读取由具有扩大后的最小区段大小以上的大小的数据块组构成的3D区段块时的、各读取缓冲器4921、4922的存储数据量 DA1、DA2的变化的图表，图 69(c)是示出该 3D区段块 6110和 L/R模式下的再现路径 6120之间的对应关系的示意图。 - 中国語 特許翻訳例文集

本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、縮小命令セットコンピューティング（RISC）プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

结合本文所公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器 (DSP)、精简指令集计算机 (RISC)处理器、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。

可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说明性逻辑、逻辑块、模块和电路。 - 中国語 特許翻訳例文集

本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ信号（FPGA）または他のプログラマブル論理デバイス（PLD）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。

可以使用设计用于执行本文所描述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件元件或它们的任意组合来实现或执行与本发明相结合来描述的各种说明性的逻辑框、模块与电路。 - 中国語 特許翻訳例文集

本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを 用いて実現または実施されうる。

结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路可使用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。 - 中国語 特許翻訳例文集

装置100に関して説明される、該機能ブロックの内の1又は複数及び／又は該機能ブロックの内の1又は複数の組合せは、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array）（FPGA）若しくは他のプログラム可能な論理デバイス、ディスクリート・ゲート若しくはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、又は本明細書記載の諸機能を実行するために設計されたそれ等の任意の適切な組合せ、として具現化されることが出来る。

结合设备 100描述的一个或多个功能块和 /或功能块的一种或多种组合可实现为通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程的逻辑设备、分立的门或晶体管逻辑、分立的硬件组件或设计为执行本文所述功能的任何适当的组合。 - 中国語 特許翻訳例文集

送信装置111は、生成されたデータストリームを一時的に蓄積する送信用メモリ111aと、送信用メモリ111aからの出力データをパケット化して伝送路113に出力する出力手段111bと、受信装置112に対して伝送する時間情報を生成する時間情報生成手段111cと、出力手段111bからの出力データに時間情報を付加する時間情報付加手段111dによって構成される。

发射机 111包括用于累积所生成的数据流的发送存储器 11a、对来自发送存储器11a的输出数据进行打包并将结果数据输出到传输路径 113的输出部 111b、生成将发送给接收机112的时间信息的时间信息生成部111c、以及将时间信息附加到来自输出部111b的输出数据的时间信息附加部 111d。 - 中国語 特許翻訳例文集

15. 前記PUF回路（410）が、前記一連のチャレンジにおける第1のチャレンジに基づいて第1のPUF出力（H1（sj））を生成し、前記一連のチャレンジにおける第2のチャレンジに基づいて第2のPUF出力（H1（LFSR（sj）））を生成するように、構成されており、前記隠蔽出力生成器（404）が、前記第1のPUF出力と前記第2のPUF出力とを比較するように構成されている比較回路（142）、をさらに備えており、前記比較の結果が、前記第1のチャレンジに対応する前記隠蔽出力（hj）を形成する、請求項10に記載の集積回路。

15.根据权利要求 10所述的集成电路，其中所述 PUF电路 (310)被配置为基于所述口令系列中的第一口令生成第一 PUF输出 (H1(sj))以及基于所述口令系列中的第二口令生成第二 PUF输出 (H1(LFSR(sj)))，以及其中所述隐藏输出生成器(304)还包括比较电路(142)，该比较电路(142)被配置为对所述第一 PUF输出和所述第二 PUF输出进行比较，所述比较的结果形成对应于所述第一口令的隐藏输出 (hj)。 - 中国語 特許翻訳例文集

さらに、本明細書で開示される態様に関連して説明される様々な例示的ロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または他のプログラム可能論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素、あるいは本明細書に記載の機能を実施するように設計されたそれらの任意の適切な組合せと共に実装または実施することができる。

另外，可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何合适的组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑、逻辑块、模块以及电路。 - 中国語 特許翻訳例文集

本文書において開示される態様に関連して説明される種々の例示的論理ブロック、モジュールおよび回路は、汎用コンピュータ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラム可能論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウエアコンポーネント、あるいはここで説明された機能を実行するように設計されたこれらの任意の組合せによって実現または実行され得る。

结合本文献中所揭示的方面而描述的各种说明性逻辑块、模块和电路可用经设计以执行本文所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。 - 中国語 特許翻訳例文集

ここに開示されている態様と関連して説明されている種々の例示的論理回路、論理ブロック、モジュールおよび回路は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールド・プログラマブル・ゲート・アレイ（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理回路、離散ハードウェアコンポーネント、あるいは、ここに説明されている機能を実行するように設計されているこれらの組み合わせによって実現または実行可能である。

用于执行本文所述功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文所公开的方面而描述的各种示例性逻辑、逻辑框图、模块和电路。 - 中国語 特許翻訳例文集

【図22】（a）は、複数のエクステント・ブロックから連続して3D映像がシームレスに再生されるとき、図20に示されている各リード・バッファ2021、2022に蓄積されるデータ量DA1、DA2の変化、及びそれらの和DA1＋DA2の変化を示すグラフ群である。 （b）は、M番目（整数Mは2以上である。）のエクステント・ブロック2201と（M＋1）番目のエクステント・ブロック2202、及び、それら二つのエクステント・ブロック2201、2202と3D再生モードでの再生経路2220との間の対応関係を示す模式図である。

图 22(a)是表示在从多个区段块连续地无缝地再现 3D影像时，在图 20所示的各个读缓冲器 2021、2022中储存的数据量 DA1、 DA2的变化、以及这些数据量之和DA1+DA2的变化的曲线图组，图 22(b)是表示第M个 (M为 2以上的整数 )区段块 2201和第 (M+1)个区段块 2202、以及这两个区段块 2201、2202与 3D再现模式的再现路径2220之间的对应关系的示意图。 - 中国語 特許翻訳例文集

ここに開示された態様に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレー（FPGA）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、または、ここに説明された機能を実行するように設計された、それらの任意の組み合わせによって、実施または実行されることができる。

可用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任一组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块和电路。 - 中国語 特許翻訳例文集

そこで、バッファ制御部225は、入力データ量カウント部212から供給されるカウント値（入力データ量）と、出力データ量カウント部213から供給されるカウント値（出力データ量）とに基づいて、バッファ部104に蓄積されているデータ量（バッファ量）を管理し、バッファ部104においてオーバフローやアンダーフローが発生しないように、バッファ部104からの係数データの読み出しを制御する。

因此，缓冲器控制单元 225基于从输入数据量计数单元 212提供的计数值 (输入数据量 )和从输出数据量计数单元 213提供的计数值 (输出数据量 )，管理在缓冲器单元104中累积的数据量 (缓冲量 )，并且控制从缓冲器单元 104读取系数数据，使得在缓冲器单元 104中产生上溢或下溢。 - 中国語 特許翻訳例文集

すなわち、ステップ322からステップ336までの処理により、総量規制処理前のクリアのラスターデータにより形成される透明な画像の領域（クリアの濃度値が0より大きい領域）の画素の数(ClearArea)、及び総量規制処理前のクリアのラスターデータにより形成される透明な画像の領域（クリアの濃度値が0より大きい領域）において、総量規制処理により濃度値が補正されなかった画素の数(FullArea)を累積して求めている。

换句话说，在从步骤 322到步骤 336的处理中，累积基于总量限制处理之前的清透光栅数据形成的透明图像的区域 (即其中清透色调剂的浓度大于 0的区域 )内的像素的数量 (ClearArea)，以及基于总量限制处理之前的清透光栅数据形成的透明图像的区域 (即其中清透色调剂的浓度大于 0的区域 )内的、通过像素总量限制处理浓度未被校正的像素的数量 (FullArea)。 - 中国語 特許翻訳例文集

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を電気信号に変え時間積分して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。

此外，本发明并不限于应用于入射的可见光量的分布被检测并作为图像被成像的固态成像装置，而是可以应用于一般的固态成像元件 (物理量分布检测设备 )，诸如红外、X光、粒子等的入射光量的分布作为图像被成像的固态成像装置，诸如压力或电容的其他物理量的宽范围的分布被转换成电信号、经过时间积分并作为图像被成像的指纹检测传感器。 - 中国語 特許翻訳例文集

14. 前記隠蔽出力生成器（204）が、それぞれが前記一連のチャレンジにおける第1のチャレンジに基づいてPUF出力を生成するように構成されている第1のPUF回路（210a）および第2のPUF回路（210b）と、前記第1のPUF回路によって生成される前記PUF出力（H1（sj））と、前記第2のPUF回路によって生成される前記PUF出力（H2（sj））とを比較するように構成されている比較回路（142）であって、前記比較の結果が前記第1のチャレンジに対応する前記隠蔽出力（hj）を形成する、前記比較回路と、を備えている、請求項10に記載の集積回路。

第一 PUF电路 (210a)和第二 PUF电路 (210b)，每个 PUF电路被配置为基于所述口令系列中的第一口令生成 PUF输出； 以及比较电路 (142)，被配置为对由所述第一 PUF电路生成的 PUF输出 (H1(sj))和由所述第二 PUF电路生成的 PUF输出 (H2(sj))进行比较，所述比较的结果形成对应于所述第一口令的隐藏输出 (hj)。 - 中国語 特許翻訳例文集

その代わりに、処理システム600は、プロセッサ604、バスインターフェース608、ユーザーインターフェース612（アクセス端末の場合）、サポート回路構成要素（図示せず）、および機械可読媒体606の少なくとも一部が単一のチップに組み込まれた、ASIC（特定用途向け集積回路）によって、または1つ以上のFPGA（フィールドプログラマブルゲートアレー）、PLD（プログラマブル論理デバイス）、制御装置、ステートマシン、ゲート論理、離散ハードウェアコンポーネント、または任意の他の適切な回路構成要素、または、この開示を通して説明されたさまざまな機能性を行うことのできる任意の組み合わせの回路によって、実行されることもできる。

或者，处理系统 600可用具有处理器 604、总线接口 608、用户接口 612(在接入终端的情况下 )、支持电路 (未图示 )和集成到单个芯片中的机器可读媒体 606的至少一部分的 ASIC(专用集成电路 )来实施，或用一个或一个以上 FPGA(现场可编程门阵列 )、PLD(可编程逻辑装置 )、控制器、状态机、门控逻辑、离散硬件组件或任何其它合适电路或可执行贯穿本发明而描述的各种功能性的电路的任一组合来实施。 - 中国語 特許翻訳例文集

代替的に、プロセッサ604と、バスインターフェース608と、（アクセス端末のケースにおける）ユーザインターフェース612と、（示していない）サポート回路と、単一のチップに一体化している機械読取可能媒体606の少なくとも一部とを備えた、ASIC（特定用途向け集積回路）により、あるいは、1つ以上のFPGA（フィールドプログラム可能ゲートウェイ）により、PLD（プログラム可能論理デバイス）により、制御装置により、状態機械により、ゲート論理により、ディスクリートハードウェアコンポーネントにより、他の何らかの適した回路により、またはこの開示全体を通して記述したさまざまな機能性を実行できる回路の任意の組み合わせにより、処理システム600を実現してもよい。

或者，处理系统 600可通过具有处理器 604、总线接口 608、用户接口 612(在接入终端的状况下 )、支持电路 (未展示 )及集成到单个芯片中的机器可读媒体 606的至少一部分的 ASIC(专用集成电路 )来实施，或通过一个或一个以上 FPGA(现场可编程门阵列 )、PLD(可编程逻辑装置 )、控制器、状态机、门控逻辑 (gated logic)、离散硬件组件或任何其它合适电路或可执行本发明通篇所描述的各种功能性的电路的任何组合来实施。 - 中国語 特許翻訳例文集

代替として、処理システム500は、この開示全体において説明される種々の機能を果たすことができる、プロセッサ504、バスインターフェース508、ユーザインターフェース512（アクセス端末の場合）、サポート回路（示されていない）、及び単一のチップに組み込まれた機械によって読み取り可能な媒体506の少なくとも一部分を有するASIC（特定用途向け集積回路）を用いて、又は、1つまたは複数のFPGA（フィールドプログラマブルゲートアレイ）、PLD（プログラマブルロジックデバイス）、コントローラ、ステートマシン、ゲーテッド（gated）ロジック、ディスクリートハードウェアコンポーネント、又はその他の適切な回路、又は回路の組み合わせを用いて実装することができる。

替换地，处理系统 500可以用带有处理器 504、总线接口 508、用户接口 512(在接入终端情形中 )、支持电路体系 (未示出 )、和集成在单块芯片中的机器可读介质 506的至少一部分的 ASIC(专用集成电路 )来实现，或者用一个或更多个 FPGA(现场可编程门阵列 )、PLD(可编程逻辑器件 )、控制器、状态机、门控逻辑、分立硬件组件、或者其他任何合适的电路体系、或者能执行本公开通篇所描述的各种功能性的电路的任何组合来实现。 - 中国語 特許翻訳例文集