「電力トランジスタ」に関連した中国語例文の一覧 -中国語例文検索

各リセットトランジスタ113Cのゲート電極が共通のリセット線118Cに接続されている。

各个复位晶体管 113C的栅极电极连接到公共复位线 118C。 - 中国語 特許翻訳例文集

リセットトランジスタ54のソース、および、増幅トランジスタ55のソースは、所定の電源電圧VDDに接続されている。

重置晶体管 54的源极和放大晶体管 55的源极连接到预定电源电压 VDD。 - 中国語 特許翻訳例文集

このときMOSトランジスタ25が導通しているので、クランプ容量の他方の端子は電源電圧VGRに接続された状態となる。

在该状态下，由于 MOS晶体管 25处于 ON状态，因此，箝位电容器的端子中的另一个与电源电压 VGR连接。 - 中国語 特許翻訳例文集

例えば、補助トランジスタ105のゲート−ドレイン間電圧は“VTT”よりも低い“VTT−Vth”になる。

例如，辅助晶体管 105的栅极—漏极间电压成为比“VTT”低的“VTT-Vth”。 - 中国語 特許翻訳例文集

このとき、MOSトランジスタ221と定電流源225とで構成されるソースフォロワの出力はVRSである。

此时，包含 MOS晶体管 221和恒流源 225的源跟随器的输出为 VRS。 - 中国語 特許翻訳例文集

基準電圧駆動回路19aでは、列選択信号が出力されて高レベルである期間では、基準電圧線Vref1を駆動するNMOSトランジスタ30と、基準電圧線Vref2を駆動するNMOSトランジスタ33と、基準電圧線Vref3を駆動するNMOSトランジスタ35とが共にオンする。

基准电压驱动电路 19a中，在列选择信号被输出而处于高电平的期间，驱动基准电压线 Vref1的 NMOS晶体管 30、驱动基准电压线 Vref2的 NMOS晶体管 33、驱动基准电压线 Vref3的 NMOS晶体管 35都导通。 - 中国語 特許翻訳例文集

単位画素2aでは、増幅トランジスタ23のドレイン端子がアドレストランジスタ24を介して電源26が接続され、ソース端子が垂直信号線VSLおよびスイッチトランジスタ14を介して電流源15が接続されるので、増幅トランジスタ23は、ソースフォロワ回路を構成する。

在单位像素2a中，放大晶体管 23的漏极端子经由地址晶体管 24与电源 26连接，源极端子经由垂直信号线 VSL以及开关晶体管 14与电流源 15连接，因此，放大晶体管 23构成源极跟踪器电路。 - 中国語 特許翻訳例文集

期間t4でリセットパルスRSTが“H”レベルとなり、リセットトランジスタ23がオン状態になることによってFD部26のみをリセットし、期間t5で選択電源電位SELVDDが“L”レベルになり、FD部26の電位を増幅トランジスタ24の閾値よりも低い電位とすることで、当該増幅トランジスタ24がオフして画素を非選択状態とする。

在时段 t4，通过使得复位脉冲 RST为“H”电平并且使得复位晶体管 23处于导通状态，仅仅复位 FD区 26，并且在时段 t5，通过使得选择电源电势 SELVDD为“L”电平并且使得FD区 26的电势低于放大晶体管 24的阈值，放大晶体管 24被关断，以使得像素处于未选定状态。 - 中国語 特許翻訳例文集

MOSトランジスタ5の他方の主電極は、共通出力線8および差動増幅回路4の反転入力端子と接続される。

MOS晶体管 5的主电极中的另一个与共用输出线 8和差分放大器电路 4的反相输入端子连接。 - 中国語 特許翻訳例文集

基準電圧線Vref1を駆動するPMOSトランジスタ75，76のうち、電源77にソース端子が接続されるPMOSトランジスタ75のゲート端子は、グランドに接続され、PMOSトランジスタ75のドレイン端子と基準電圧線Vref1との間に介在するPMOSトランジスタ76のゲート端子には、論理を反転した列選択信号（／列選択信号）が入力される。

驱动基准电压线 Vref1的 PMOS晶体管 75、76中源极端子连接到电源 77的 PMOS晶体管 75的栅极端子与电路接地端连接，处于 PMOS晶体管 75的漏极端子与基准电压线Vref1之间的 PMOS晶体管 76的栅极端子被输入反转了逻辑的列选择信号 (/列选择信号 )。 - 中国語 特許翻訳例文集

期間t19から期間t22では、転送トランジスタ22の制御電極への供給電圧をVtrg3として同様の動作を繰り返して実行する。

在时段 t19到时段 t22期间，在将电压 Vtrg3供应到转移晶体管 22的控制电极的情况下，与上面相同的操作被重复执行。 - 中国語 特許翻訳例文集

その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が大きくなる。

这增大了流向 N沟道 MOS晶体管 15的参考电流 Iref0的值。 - 中国語 特許翻訳例文集

その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が小さくなる。

这减小了流向 N沟道 MOS晶体管 15的参考电流 Iref0的值。 - 中国語 特許翻訳例文集

アドレストランジスタ24は、行選択を行うアドレス線ADDRESSの電圧によりオン・オフ制御され、行選択されてオンしている期間において増幅トランジスタ23のドレイン端子を電源26に接続する。

地址晶体管 24通过进行行选择的地址线 ADDRESS的电压来进行导通 /截止控制，在被行选择后导通的期间，放大晶体管 23的漏极端子与电源 26连接。 - 中国語 特許翻訳例文集

信号電圧VP1が“VTT−Vα”であり、信号電圧VN1が“VTT”である場合、供給ノードN201pの電圧（電圧緩和トランジスタ202pのソース電圧）は、“VTT−Vth”に設定され、供給ノードN201nの電圧（電圧緩和トランジスタ202nのソース電圧）は、“VTT−Vα−Vth”に設定される。

在信号电压 VP1为“VTT-Vα”、信号电压 VN1为“VTT”的情况下，供给节点 N201p的电压 (电压缓和晶体管 202p的源极电压 )被设定为“VTT-Vth”，供给节点 N201n的电压(电压缓和晶体管 202n的源极电压 )被设定为“VTT-Vα-Vth”。 - 中国語 特許翻訳例文集

ここで、選択トランジスタ147のゲート電極に選択パルスSELが印加されているので、信号電荷S1が排出された浮遊拡散領域145の電圧（以下、リセットレベルR2と称する）を示す画素信号が、増幅トランジスタ148から垂直信号線155に出力される。

这里，由于选择脉冲 SEL被施加至选择晶体管 147的栅电极，表示浮置扩散区 145(其释放信号电荷 S1)的电压 (下文中称作复位电平 R2)的像素信号从放大晶体管 148输出至垂直信号线 155。 - 中国語 特許翻訳例文集

したがって、出力端子BOUTから出力される信号からは、MOSトランジスタ7で生じる電圧降下の影響が低減されることになる。

这导致通过 MOS晶体管 7引起的电压降对于从输出端子 BOUT输出的信号的影响减小。 - 中国語 特許翻訳例文集

この開始時点において、駆動トランジスタN2のゲート・ソース間電圧Vgsは、バラツキを考慮しても閾値電圧Vthより広くなっている。

在开始时刻，甚至当考虑变动时，所述驱动晶体管 N2的栅 /源极之间的电压 Vgs也比所述阈值电压 Vth更宽。 - 中国語 特許翻訳例文集

第2設定トランジスタ621は、タイミング制御回路200から供給された維持制御信号に基づいて、第2負荷トランジスタ624のゲート端子に接続された負荷トランジスタゲート線622と、基準電流線601と間の接触の有無を切り替えるスイッチである。

第二设置晶体管 621是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到第二负载晶体管 624的栅极端子的第二负载晶体管栅极线 622和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

この例では、1行読み出し期間における垂直信号線（VSL1）501、第2負荷トランジスタゲート線622、第2負荷トランジスタ624のソース端子および負荷トランジスタゲート線612における電位変動が示されている。

在该示例中，示出了在一行读出时段期间垂直信号线 (VSL1)501、第二负载晶体管栅极线622、第二负载晶体管624的源极端子、以及负载晶体管栅极线612的电势中的改变。 - 中国語 特許翻訳例文集

1水平走査期間内において、まず、変換領域103−1、103−2の電圧をリセットするために、リセットトランジスタ104−1、104−2および選択トランジスタ106−1、106−2がオン状態にされる。

在水平扫描时间周期中，首先，复位晶体管 104-1和104-2以及选择晶体管 106-1和 106-2被接通，以便分别复位转换区域 103-1和 103-2的电压。 - 中国語 特許翻訳例文集

また、基準電圧線Vref3を駆動するNMOSトランジスタ78，79のうち、基準電圧線Vref3にドレイン端子が接続されるNMOSトランジスタ78のゲート端子には、列選択信号が入力され、NMOSトランジスタ78のソース端子とグランドとの間に介在するNMOSトランジスタ79のゲート端子は、電源77に接続されている。

另外，驱动基准电压线 Vref3的 NMOS晶体管 78、79中漏极端子与基准电压线Vref3连接的 NMOS晶体管 78的栅极端子被输入列选择信号，处于 NMOS晶体管 78的源极端子与电路接地端之间的 NMOS晶体管 79的栅极端子与电源 77连接。 - 中国語 特許翻訳例文集

増幅トランジスタ23は、アドレストランジスタ24が行選択されてオンしドレイン端子が電源26に接続され、かつスイッチトランジスタ14がオンして電流源15が垂直信号線VSLを介してソース端子に接続されたときにソースフォロワ回路を構成する。

在地址晶体管 24被行选择后导通时，放大晶体管 23的漏极端子与电源 26连接，且在开关晶体管 14导通后电流源 15经由垂直信号线 VSL与源极端子连接时，构成源极跟踪器电路。 - 中国語 特許翻訳例文集

設定トランジスタ611は、タイミング制御回路200から供給される維持制御信号に基づいて、負荷トランジスタ614のゲート端子に接続された負荷トランジスタゲート線612と、基準電流線601と間の接触の有無を切り替えるスイッチである。

设置晶体管 611是被适配为基于从定时控制电路 200提供的维持控制信号、在连接到负载晶体管 614的栅极端子的负载晶体管栅极线 612和参考电流线 601之间出现接触和不出现接触间进行切换的开关。 - 中国語 特許翻訳例文集

第3のトランジスターTr3の制御端子はプルアップ駆動部511の第7のトランジスターTr7の出力端子に接続され、第2のトランジスターTr2の制御端子には第2の入力端子IN2を介して次段のステージのゲート電圧が入力される。

第三晶体管 Tr3的控制端连接到上拉驱动器 511的第七晶体管 Tr7的输出端，通过第二输入端 IN2向第二晶体管 Tr2的控制端输入下一级的栅极电压。 - 中国語 特許翻訳例文集

単位画素2aでは、増幅トランジスタ23はオンしているが、アドレストランジスタ24が選択解除によりオフしたので、ドレイン端子が電源から切り離された状態となる。

在单位像素 2a中，虽然放大晶体管 23导通，但由于地址晶体管 24基于选择解除而被截止，因此漏极端子成为从电源被切断的状态。 - 中国語 特許翻訳例文集

電源側に直列配置されるPMOSトランジスタ60，61およびPMOSトランジスタ66，67において、電源64にソース端子が接続されるPMOSトランジスタ60，66のうち、PMOSトランジスタ60のゲート端子には、n＋1列目のレジスタデータDn＋1が直接入力され、PMOSトランジスタ66のゲート端子には、n＋1列目のレジスタデータDn＋1を論理反転したデータ（／Dn＋1）とn列目のレジスタデータDnを論理反転したデータ（／Dn）とがNAND回路70を介して入力される。

在配置于电源侧的 PMOS晶体管 60、61和 PMOS晶体管 66、67中，在源极端子连接到电源 64的 PMOS晶体管 60、66中 PMOS晶体管 60的栅极端子被直接输入第 n+1列的寄存器数据 Dn+1，PMOS晶体管 66的栅极端子经由 NAND电路 70被输入对第 n+1列寄存器数据Dn+1进行逻辑反转后的数据 (/Dn+1)和对第 n列寄存器数据 Dn进行逻辑反转后的数据 (/Dn)。 - 中国語 特許翻訳例文集

負荷トランジスタ503は演算増幅器を動作させるための電流（バイアス電流）を供給するためのものである。

负载晶体管 503供给用于使得运算放大器 4操作的电流 (即，偏压电流 )。 - 中国語 特許翻訳例文集

回路ブロック134は、アドレス信号ADRとNOR回路135の出力信号とを2入力とするAND回路1341、アドレス信号ADRを一方の（否定）入力とし、AND回路1341の出力信号を他方の入力とするOR回路1342、レベルシフタ1343およびNチャネルの駆動トランジスタ1344により構成され、接地電圧よりも低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。

电路块 134包括采用地址信号 ADR和 NOR电路 135的输出作为两个输入的 AND电路 1341，采用地址信号 ADR作为一个 (负 )输入并且采用 AND电路的输出信号作为另一个输入的 OR电路 1342，电平相移器 1343以及 N-沟道驱动晶体管 1344，其选定电压 Vtrg4(所述电压 Vtrg4低地电压 )并且将其供应到转移晶体管 22的栅电极。 - 中国語 特許翻訳例文集

この第2負荷トランジスタ624は、基準トランジスタ691に流れる基準電流に応じた負荷電流を垂直信号線（VSL1または2）501または502に供給する。

第二负载晶体管 624将与流过参考晶体管 691的参考电流相当的负载电流提供到垂垂直信号线 (VSL1或VSL2)501或 502。 - 中国語 特許翻訳例文集

FD22は転送された信号電荷を電圧信号に変換して増幅トランジスタTr3のゲートに出力する。

传送的信号电荷在浮置扩散 22处被转换为电压信号，并输出到放大晶体管 Tr3的栅极。 - 中国語 特許翻訳例文集

FD22から出力される電圧信号は増幅トランジスタTr3により増幅され、列信号線VSLに出力される。

从浮置扩散 22输出的电压信号通过放大晶体管 TR3放大，并输出到列信号线 VSL。 - 中国語 特許翻訳例文集

しかしながら、このような長期的な電位低下は、設定トランジスタ611から負荷トランジスタゲート線612へのチャンネルリーク電流によって抑制されると考えられる。

然而，这样的长期下降有可能被从设置晶体管 611到负载晶体管栅极线 612的沟道漏电流抑制。 - 中国語 特許翻訳例文集

選択トランジスタ56は、タイミング制御部26から供給される駆動信号SELに従って、増幅トランジスタ55からの電圧信号の垂直信号線57への出力をオン／オフする。

选择晶体管 56根据从时序控制部分 26提供的驱动信号 SEL，接通 /切断从放大晶体管 55到垂直信号线 57的电压信号的输出。 - 中国語 特許翻訳例文集

図6においては、光電変換素子D1、FD容量C1、各トランジスタのゲート、ソース、ドレインおよび配線以外は省略している。

参考图 6，没有示出除了光电转换元件 D1、FD电容器 C1、各个晶体管的栅极、源极和漏极、以及内部连线以外的组件。 - 中国語 特許翻訳例文集

また、転送トランジスタ412は、そのゲート端子が電荷転送線331および332に接続され、そのドレイン端子がフローティングディフュージョンFDを介してリセットトランジスタ413のソース端子と増幅トランジスタ414のゲート端子とに接続される。

此外，传输晶体管 412使其栅极端子连接到电荷传输线 331和 332，并且经由浮动扩散 FD使其漏极端子连接到复位晶体管 413的源极端子和放大晶体管 414的栅极端子。 - 中国語 特許翻訳例文集

トランジスタ202は、フローティング・ディフュージョン204と出力列信号線との間の電圧をバッファリングする。

晶体管 202缓冲浮动扩散部 204与输出列信号导线之间的电压。 - 中国語 特許翻訳例文集

トランジスタ302は、フローティング・ディフュージョン304と出力列信号線との間の電圧をバッファリングする。

晶体管 302缓冲浮动扩散部 304与输出列信号导线之间的电压。 - 中国語 特許翻訳例文集

トランジスタ102は、フローティング・ディフュージョン104と出力列信号線との間の電圧をバッファリングする。

晶体管 102缓冲浮动扩散部 104与输出列信号导线之间的电压。 - 中国語 特許翻訳例文集

M個のスイッチトランジスタ14の各ゲート端子はタイミング制御回路10が制御する電流制御線16に並列に接続されている。

M个开关晶体管 14的各栅极端子并联地连接在定时控制电路 10所控制的电流控制线 16上。 - 中国語 特許翻訳例文集

・1本の垂直信号線122に接続された画素20の全選択トランジスタ25をオフするときに定電流源30もオフする。

第一，当被连接到一垂直信号线 122的所有像素 20的选择晶体管 25被关断时，恒流源 30也被关断； - 中国語 特許翻訳例文集

第1実施例では、画素20内の選択トランジスタ25をオフときに、そのゲート電圧を当該選択トランジスタ25が形成されているウェルの電圧よりもオフ側、本例では負電圧に設定することを特徴としている。

第一实施例的特征在于，当像素 20的选择晶体管 25被关断时，其栅极电压被设为一电压也就是负电压，该电压距关断侧比距其中形成了选择晶体管 25的阱的电压更近。 - 中国語 特許翻訳例文集

このため、共通出力線8または9の電位は差動増幅回路4または6の仮想接地により差動増幅回路の非反転入力端子と等しくなり、出力端子POUTまたはBOUTから出力される信号からは、MOSトランジスタ5または7で生じる電圧降下の影響が低減される。

这导致由 MOS晶体管 5或 7引起的电压降对于从输出端子 POUT或BOUT输出的信号的影响减小。 - 中国語 特許翻訳例文集

本実施例においても、最大値または最小値検出期間における共通出力線605の充放電は、最大値検出用NMOSトランジスタ116を流れるソース電流または最小値検出用PMOSトランジスタ119を流れるシンク電流によって行われる。

同样，在本实施例中，通过流过最大值检测 NMOS晶体管 116的拉电流或流过最小值检测 PMOS晶体管 119的灌电流来执行最大值检测周期或最小值检测周期中共用输出线605的充放电。 - 中国語 特許翻訳例文集

NMOSトランジスタNT311のゲートがキャパシタC311の第1電極に接続され、その接続点によりノードND313が形成されている。

NMOS晶体管NT311的栅极连接至电容器C311的第一电极，避过且连接点构成节点ND313。 - 中国語 特許翻訳例文集

NMOSトランジスタNT312のゲートがキャパシタC312の第1電極に接続され、その接続点によりノードND314が形成されている。

NMOS晶体管 NT312的栅极连接至电容器 C312的第一电极，并且连接点构成节点ND314。 - 中国語 特許翻訳例文集

蓄積時間中は、光電変換素子21で電気信号に変換された信号が、ソースフォロワ回路の入力トランジスタ23のソース電極より増幅されて出力されている。

在积累期间中，在源极跟随器电路中的输入晶体管 23的源极处将光电转换元件 21中转换的电信号放大，并从那里输出。 - 中国語 特許翻訳例文集

このように構成することにより、入力ノードN103の電圧が補助トランジスタ105のゲート電圧を超えないように入力ノードN103の電圧を制限できるので、レシーバ103の耐圧破壊を確実に防止できる。

通过如此构成，可以按照输入节点 N103的电压不超过辅助晶体管 105的栅极电压的方式来限制输入节点 N103的电压，因此能够可靠地防止接收器103的耐压破坏。 - 中国語 特許翻訳例文集

基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。

基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。 - 中国語 特許翻訳例文集

具体的には、時刻t19において、リセットトランジスタ146のゲート電極にリセットパルスRSTが印加され、浮遊拡散領域145がリセットされ、浮遊拡散領域145から信号電荷S1が排出される。

具体地，在时间t19，复位脉冲RST被施加至复位晶体管146的栅电极，浮置扩散区145被复位，并从浮置扩散区 145中释放信号电荷 S1。 - 中国語 特許翻訳例文集