「晶体管」に関連した中国語例文の一覧 -中国語例文検索

在该状态下，由于 MOS晶体管 25处于 ON状态，因此，箝位电容器的端子中的另一个与电源电压 VGR连接。

このときMOSトランジスタ25が導通しているので、クランプ容量の他方の端子は電源電圧VGRに接続された状態となる。 - 中国語 特許翻訳例文集

这导致通过 MOS晶体管 7引起的电压降对于从输出端子 BOUT输出的信号的影响减小。

したがって、出力端子BOUTから出力される信号からは、MOSトランジスタ7で生じる電圧降下の影響が低減されることになる。 - 中国語 特許翻訳例文集

在时段 t19到时段 t22期间，在将电压 Vtrg3供应到转移晶体管 22的控制电极的情况下，与上面相同的操作被重复执行。

期間t19から期間t22では、転送トランジスタ22の制御電極への供給電圧をVtrg3として同様の動作を繰り返して実行する。 - 中国語 特許翻訳例文集

在图 11中，示出了被供应到转移晶体管 22的控制电极的供应电压的时序的另一个实例。

図11に、転送トランジスタ22の制御電極へ供給する電圧の供給タイミングについての別の例を示す。 - 中国語 特許翻訳例文集

在图 12中，示出了将被供应到转移晶体管 22的控制电极的供应电极的时序的另一个实例。

図12に、転送トランジスタ22の制御電極へ供給する電圧の供給タイミングについてのさらに別の例を示す。 - 中国語 特許翻訳例文集

像素电路具有如下配置，其中，复位电压 Vrst被选择性地从垂直信号线 111供应，因此，复位晶体管 23被连接在 FD区 26(放大晶体管 24的栅电极 )和垂直信号线 111之间，并且复位电压 Vrst通过开关晶体管 27被选择性地供应到垂直信号线 111，所示开关晶体管 27通过开关脉冲 SW导通。

この画素回路では、リセット電圧Vrstを垂直信号線111から選択的に供給する構成となっているために、リセットトランジスタ23がFD部26（増幅トランジスタ24のゲート電極）と垂直信号線111との間に接続されるとともに、垂直信号線111にはスイッチパルスSWでオン状態となるスイッチトランジスタ27を介して選択的にリセット電圧Vrstが供給されることになる。 - 中国語 特許翻訳例文集

在时段 t0，通过使得复位脉冲 RST为“H”电平并且使得复位晶体管 23处于导通状态，复位 FD区 26。

期間t0でリセットパルスRSTが“H”レベルになり、リセットトランジスタ23がオン状態になることによってFD部26をリセットする。 - 中国語 特許翻訳例文集

在时段 T3的情形中，在时段 t1，通过放大晶体管 24读出 FD区 26的电势，作为复位电平。

期間T3の場合は、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。 - 中国語 特許翻訳例文集

在时段 T3的情形中，在时段 t3，通过放大晶体管 24读出 FD区 26的电势作为信号电平。

期間T3の場合は、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。 - 中国語 特許翻訳例文集

在时段 S3的情形中，在时段 t1，通过放大晶体管 24读出 FD区 26的电势，作为复位电平。

期間S3の場合は、期間t1でFD部26の電位をリセットレベルとして増幅トランジスタ24を介して読み出す。 - 中国語 特許翻訳例文集

在时段 S3的情形中，在时段 t3，通过放大晶体管 24读出 FD区 26的电势作为信号电平。

期間S3の場合は、期間t3でFD部26の電位を信号レベルとして増幅トランジスタ24を介して読み出す。 - 中国語 特許翻訳例文集

操作实例 4也是在 CMOS图像传感器具有包括三个晶体管的像素电路的像素的情况下的实例。

この動作例4も、3トランジスタ構成の画素回路の単位画素を持つCMOSイメージセンサの場合の動作例である。 - 中国語 特許翻訳例文集

在此状态中，通过向转移晶体管 22的控制电极施加中间电压 Vfg1，电荷 Qi1的一部分被转移到 FD区 26。

この状態において、転送トランジスタ22の制御電極に中間電圧Vfg1を印加することで、電荷Qi1の一部がFD部26へ転送される。 - 中国語 特許翻訳例文集

传送的信号电荷在浮置扩散 22处被转换为电压信号，并输出到放大晶体管 Tr3的栅极。

FD22は転送された信号電荷を電圧信号に変換して増幅トランジスタTr3のゲートに出力する。 - 中国語 特許翻訳例文集

从浮置扩散 22输出的电压信号通过放大晶体管 TR3放大，并输出到列信号线 VSL。

FD22から出力される電圧信号は増幅トランジスタTr3により増幅され、列信号線VSLに出力される。 - 中国語 特許翻訳例文集

因此，如果晶体管 204的 1/f噪声与热噪声相比是占主导的，那么可以降低总噪声。

よって、トランジスタ204の1／fノイズが熱ノイズよりも支配的な場合には、総ノイズを低減することが可能となる。 - 中国語 特許翻訳例文集

第一，当被连接到一垂直信号线 122的所有像素 20的选择晶体管 25被关断时，恒流源 30也被关断；

・1本の垂直信号線122に接続された画素20の全選択トランジスタ25をオフするときに定電流源30もオフする。 - 中国語 特許翻訳例文集

然后，选择脉冲 SEL被禁止 (inactivate)(例如，-1V的负电压 )，以关断选择晶体管 25。

しかる後、選択パルスSELを非アクティブ（負電圧、例えば−1V）にし、選択トランジスタ25をオフさせる。 - 中国語 特許翻訳例文集

M个开关晶体管 14的各栅极端子并联地连接在定时控制电路 10所控制的电流控制线 16上。

M個のスイッチトランジスタ14の各ゲート端子はタイミング制御回路10が制御する電流制御線16に並列に接続されている。 - 中国語 特許翻訳例文集

读出晶体管 21通过与栅极端子连接的读出线 READ的电压来进行导通 /截止控制。

読み出しトランジスタ21は、ゲート端子に接続される読み出し線READの電圧によりオン・オフ制御される。 - 中国語 特許翻訳例文集

放大晶体管 23的源极端子与垂直信号线 VSL连接，栅极端子与 FD25连接。

増幅トランジスタ23は、ソース端子が垂直信号線VSLに接続され、ゲート端子がFD25に接続されている。 - 中国語 特許翻訳例文集

在数据线 10侧的 2个 NMOS晶体管 25、27的各栅极端子公共被输入来自列选择电路 5a的列选择信号。

データ線10側の2つのNMOSトランジスタ25，27の各ゲート端子には列選択回路5aからの列選択信号が共通に入力される。 - 中国語 特許翻訳例文集

控制信号线 21侧的 NMOS晶体管 40的栅极端子被输入来自列选择电路 5a的列选择信号。

制御信号線21側のNMOSトランジスタ40のゲート端子には、列選択回路5aからの列選択信号が入力される。 - 中国語 特許翻訳例文集

在列选择信号被输出而处于高电平的期间内，控制信号驱动电路 20中，NMOS晶体管 40导通。

列選択信号が出力されて高レベルである期間では、制御信号駆動回路20では、NMOSトランジスタ40がオンする。 - 中国語 特許翻訳例文集

数据线 10侧的 NMOS晶体管25的栅极端子被输入来自列选择电路 5a的列选择信号。

データ線10側のNMOSトランジスタ25のゲート端子には、列選択回路5aからの列選択信号が入力される。 - 中国語 特許翻訳例文集

电路接地端侧的 NMOS晶体管 26的栅极端子被输入第 n列寄存器电路 17所保持的 1位数据 Reg.Data Dn。

グランド側のNMOSトランジスタ26のゲート端子にn列目のレジスタ回路17が保持する1ビットデータReg．Data Dnが入力される。 - 中国語 特許翻訳例文集

基准电压线Vref侧的 NMOS晶体管 30的栅极端子被输入来自列选择电路 5a的列选择信号。

基準電圧線Vref側のNMOSトランジスタ30ゲート端子には、列選択回路5aからの列選択信号が入力される。 - 中国語 特許翻訳例文集

这里，选择脉冲 SEL施加至选择晶体管 147栅电极的状态持续到步骤 S10。

なお、選択トランジスタ147のゲート電極に選択パルスSELが印加された状態は、ステップS10まで継続される。 - 中国語 特許翻訳例文集

由该负荷电流 15和放大晶体管 Amp Tr.构成源极跟随电路，读取像素信号。

この負荷電流15と増幅トランジスタAMPTrとでソースホロワ回路を構成し、画素信号を読み出す。 - 中国語 特許翻訳例文集

之后，向读取晶体管 READTr的栅极赋予读取脉冲 (READ脉冲 )，对于像素 (PD)信号也同样进行模数变换。

その後、読み出しトランジスタREADTrのゲートに読み出しパルス（READパルス）を与え、画素（PD）信号も同様にAD変換をする。 - 中国語 特許翻訳例文集

同样，在本实施例中，通过流过最大值检测 NMOS晶体管 116的拉电流或流过最小值检测 PMOS晶体管 119的灌电流来执行最大值检测周期或最小值检测周期中共用输出线605的充放电。

本実施例においても、最大値または最小値検出期間における共通出力線605の充放電は、最大値検出用NMOSトランジスタ116を流れるソース電流または最小値検出用PMOSトランジスタ119を流れるシンク電流によって行われる。 - 中国語 特許翻訳例文集

例如，垂直选择晶体管 40使其漏极连接到放大晶体管 42的源极，使其源极连接到像素线 51，且使其栅极 (具体地，称为垂直选择栅极 SELV)连接到垂直选择线 58。

垂直選択用トランジスタ40は、一例として、ドレインが増幅用トランジスタ42のソースに、ソースが画素線51にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線58に接続されている。 - 中国語 特許翻訳例文集

放大晶体管 42使其栅极连接到浮动扩散 38，使其漏极连接到电源 Vdd，且使其源极经由垂直选择晶体管 40连接到像素线 51，并进一步连接到垂直信号线 19。

増幅用トランジスタ42は、ゲートがフローティングディフュージョン38に接続され、ドレインが電源Vddに、ソースは垂直選択用トランジスタ40を介して画素線51に接続され、さらに垂直信号線19に接続されるようになっている。 - 中国語 特許翻訳例文集

用作列电路的负载电路 150包括与像素列相关联的负载 MOS晶体管 151-1至151-n，负载 MOS晶体管 151-1至 151-n在其漏极分别连接至垂直信号线 116-1至 116-n，并且在其源极连接至基准电势 VSS。

列回路としての負荷回路150は、画素の列配列に対応して各垂直信号線116−1〜116−nにドレインが接続され、ソースが基準電位VSSに接続された機能部としての負荷MOSトランジスタ151−1〜151−nを有する。 - 中国語 特許翻訳例文集

并且，用于垂直信号线 Vsig1a的配线 H1经由通孔 B1连接在放大晶体管 4的源极侧的扩散层 DF1上，用于垂直信号线 Vsig1b的配线 H1经由通孔 B1连接在放大晶体管 4′的源极侧的扩散层 DF1上。

そして、垂直信号線Vsig1aに用いられている配線H1は、ビアB1を介してアンプトランジスタ4のソース側の拡散層DF1に接続され、垂直信号線Vsig1bに用いられている配線H1は、ビアB1を介してアンプトランジスタ4´のソース側の拡散層DF1に接続されている。 - 中国語 特許翻訳例文集

当电力供应控制晶体管 N3的导通状态在完成所述迁移率校正操作之后继续时，所述驱动晶体管 N2的源极电位 Vs被增加到超过所述有机 EL器件 OLED的阈值电压Vth(oled)，并开始所述有机 EL器件 OLED的点亮。

さて、この移動度補正動作の完了後も電源制御トランジスタN3のオン状態が継続すると、駆動トランジスタN2のソース電位Vsが有機EL素子OLEDの閾値電圧Vth(oled)を越えるまで上昇し、有機EL素子OLEDの点灯が開始される。 - 中国語 特許翻訳例文集

而且，该情况下，由于电压缓和晶体管 102的漏极电压及栅极电压为“VTT”，所以可以使电压缓和晶体管 102的端子间电压 (栅极—漏极间电压、栅极—源极间电压以及源极—漏极间电压 )比“VTT”低。

また、この場合、電圧緩和トランジスタ102のドレイン電圧およびゲート電圧は“VTT”であるので、電圧緩和トランジスタ102の端子間電圧（ゲート−ドレイン間電圧，ゲート−ソース間電圧，およびソース−ドレイン間電圧）を“VTT”よりも低くすることができる。 - 中国語 特許翻訳例文集

在信号电压 VP1为“VTT-Vα”、信号电压 VN1为“VTT”的情况下，供给节点 N201p的电压 (电压缓和晶体管 202p的源极电压 )被设定为“VTT-Vth”，供给节点 N201n的电压(电压缓和晶体管 202n的源极电压 )被设定为“VTT-Vα-Vth”。

信号電圧VP1が“VTT−Vα”であり、信号電圧VN1が“VTT”である場合、供給ノードN201pの電圧（電圧緩和トランジスタ202pのソース電圧）は、“VTT−Vth”に設定され、供給ノードN201nの電圧（電圧緩和トランジスタ202nのソース電圧）は、“VTT−Vα−Vth”に設定される。 - 中国語 特許翻訳例文集

第六晶体管 Tr6的控制端通过重置端 RE接收伪级的传输信号 CR，通过第二输入端 IN2向第九晶体管 Tr9的控制端输入下一级的栅极电压。

第6のトランジスターTr6の制御端子にはリセット端子REを介してダミーステージの伝達信号CRが印加され、第9のトランジスターTr9の制御端子には第2の入力端子IN2を介して次段のステージのゲート電圧が入力される。 - 中国語 特許翻訳例文集

第一实施例的特征在于，当像素 20的选择晶体管 25被关断时，其栅极电压被设为一电压也就是负电压，该电压距关断侧比距其中形成了选择晶体管 25的阱的电压更近。

第1実施例では、画素20内の選択トランジスタ25をオフときに、そのゲート電圧を当該選択トランジスタ25が形成されているウェルの電圧よりもオフ側、本例では負電圧に設定することを特徴としている。 - 中国語 特許翻訳例文集

反相内部节点 /D作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref连接。

逆相内部ノード／Dは、「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードDは、「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vrefに接続されている。 - 中国語 特許翻訳例文集

图 21中，基准电压驱动电路组 8d具有用于驱动基准电压线 Vref1而串联连接于与电源 77之间的 PMOS晶体管 75、76、为了驱动基准电压线 Vref3而串联连接于与电路接地端之间的 NMOS晶体管 78、79。

図21において、基準電圧駆動回路群8dは、基準電圧線Vref1を駆動するために電源77との間に直列接続されたPMOSトランジスタ75，76と、基準電圧線Vref3を駆動するためにグランドとの間に直列接続されたNMOSトランジスタ78，79とを備えている。 - 中国語 特許翻訳例文集

这里，由于选择脉冲 SEL被施加至选择晶体管 147的栅电极，表示浮置扩散区 145(其释放信号电荷 S1)的电压 (下文中称作复位电平 R2)的像素信号从放大晶体管 148输出至垂直信号线 155。

ここで、選択トランジスタ147のゲート電極に選択パルスSELが印加されているので、信号電荷S1が排出された浮遊拡散領域145の電圧（以下、リセットレベルR2と称する）を示す画素信号が、増幅トランジスタ148から垂直信号線155に出力される。 - 中国語 特許翻訳例文集

放大晶体管 23在构成源极跟踪器电路的期间中，将被复位晶体管 22复位后的 FD25的电压 (复位电压 )变换为同电平的像素信号并输出至垂直信号线 VSL，另外，通过读出晶体管 21，在从光电二极管 20将信号电荷读出至 FD25之后的 FD25的电压 (复位电压 +变换信号电压 )变换为同电平的像素信号并输出至垂直信号线 VSL。

増幅トランジスタ23は、ソースフォロワ回路を構成している期間において、リセットトランジスタ22によりリセットされた後のFD25の電圧（リセット電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力し、さらに、読み出しトランジスタ21により、フォトダイオード20から信号電荷がFD25に読み出された後のFD25の電圧（リセット電圧＋変換信号電圧）を同レベルの画素信号に変換して垂直信号線VSLに出力する。 - 中国語 特許翻訳例文集

各基准电压驱动电路 19a为相同构成，如果将 3条基准电压线 11a称作基准电压线 Vref1、Vref2、Vref3，则包括串联连接于基准电压线 Vref1与电路接地端之间的 2个 NMOS晶体管30、31、串联连接于基准电压线 Vref2与电路接地端之间的 2个 NMOS晶体管 33、34、串联连接于基准电压线 Vre3与电路接地端之间的 2个 NMOS晶体管 35、36。

各基準電圧駆動回路19aは、同じ構成であって、3本の基準電圧線11aを、基準電圧線Vref1，Vref2，Vref3と呼ぶことにすると、基準電圧線Vref1とグランドとの間に直列接続された2つのNMOSトランジスタ30，31と、基準電圧線Vref2とグランドとの間に直列接続された2つのNMOSトランジスタ33，34と、基準電圧線Vref3とグランドとの間に直列接続された2つのNMOSトランジスタ35，36とで構成されている。 - 中国語 特許翻訳例文集

因此，如图 4所示，当以基准信号读取周期、最大值检测周期和最小值检测周期的次序执行操作时，不是通过负载电阻器而是通过流过晶体管 116的拉电流或流过晶体管 119的灌电流来对于输出线 141进行充放电。

そのため、図4に示すように、基準信号読み出し期間、最大値検出期間、最小値検出期間の順に動作を行うことで、出力線141の充放電を、負荷抵抗ではなく、トランジスタ116を流れるソース電流または119を流れるシンク電流によって行うことができる。 - 中国語 特許翻訳例文集

电压调整部 207对应于多个信号线对中的任意一个，将与该对应的信号线对分别连接的信号节点 NP1、NN1的电压 (信号电压 VP1、VN1)的中间电压作为控制电压 VM，向电压缓和晶体管 202p、202p、…的栅极及电压缓和晶体管 202n、202n、…的栅极供给。

電圧調整部207は、複数の信号線対のうちいずれか1つに対応し、その対応する信号線対にそれぞれ接続される信号ノードNP1，NN1の電圧（信号電圧VP1，VN1）の中間電圧を制御電圧VMとして電圧緩和トランジスタ203p，203p，…のゲートおよび電圧緩和トランジスタ203n，203n，…のゲートに供給する。 - 中国語 特許翻訳例文集

电路块 134包括采用地址信号 ADR和 NOR电路 135的输出作为两个输入的 AND电路 1341，采用地址信号 ADR作为一个 (负 )输入并且采用 AND电路的输出信号作为另一个输入的 OR电路 1342，电平相移器 1343以及 N-沟道驱动晶体管 1344，其选定电压 Vtrg4(所述电压 Vtrg4低地电压 )并且将其供应到转移晶体管 22的栅电极。

回路ブロック134は、アドレス信号ADRとNOR回路135の出力信号とを2入力とするAND回路1341、アドレス信号ADRを一方の（否定）入力とし、AND回路1341の出力信号を他方の入力とするOR回路1342、レベルシフタ1343およびNチャネルの駆動トランジスタ1344により構成され、接地電圧よりも低い電圧Vtrg4を選択して転送トランジスタ22のゲート電極に供給する。 - 中国語 特許翻訳例文集

反相内部节点 /D1、/D2、/D3分别作为“差动放大电路的一个差动输入端”，经由 PMOS晶体管 54与数据线连接，正相内部节点 D1、D2、D3分别作为“差动放大电路的另一个差动输入端”，经由 PMOS晶体管 55与基准电压线 Vref1、Vref2、Vref3连接。

逆相内部ノード／D1，／D2，／D3は、それぞれ「差動増幅回路の一方の差動入力端」として、PMOSトランジスタ54を介してデータ線に接続され、正相内部ノードD1，D2，D3は、それぞれ「差動増幅回路の他方の差動入力端」として、PMOSトランジスタ55を介して基準電圧線Vref1，Vref2，Vref3に接続されている。 - 中国語 特許翻訳例文集

参考图 3，垂直扫描电路300从像素矩阵中选择特定的读出行，并且复位晶体管(下文中称为复位Tr)301a至 301c使累积在光电二极管 (下文中称为 PD)303a至 303c上的光信号电荷复位。

図3において、垂直走査回路300は画素配列から特定の読み出し行を選択し、リセットトランジスタ（以下リセットTrと呼ぶ）301a〜301cはフォトダイオードに蓄積された光信号電荷をリセットする。 - 中国語 特許翻訳例文集